[發明專利]橫向雙擴散金屬氧化物半導體裝置及其制造方法有效
| 申請號: | 201310478609.5 | 申請日: | 2013-10-14 |
| 公開(公告)號: | CN104576729B | 公開(公告)日: | 2018-06-15 |
| 發明(設計)人: | 李琮雄;張睿鈞;杜尚暉 | 申請(專利權)人: | 世界先進積體電路股份有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司: | 北京三友知識產權代理有限公司 11127 | 代理人: | 任默聞 |
| 地址: | 中國臺灣新竹*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 摻雜區 外延半導體層 柵堆疊物 柵介電層 橫向雙擴散金屬氧化物半導體 絕緣層 導電接觸物 摻雜 半導體基板 制造 覆蓋 | ||
本發明公開了一種橫向雙擴散金屬氧化物半導體裝置及其制造方法,其中,所述裝置包括:外延半導體層,位于一半導體基板上;柵介電層,位于該外延半導體層上;柵堆疊物,位于該柵介電層上;第一摻雜區,位于該柵堆疊物的第一側的該外延半導體層內;第二摻雜區,位于該柵堆疊物的第二側的該外延半導體層內;第三摻雜區,位于該第一摻雜區內;第四摻雜區,位于該第二摻雜區內;絕緣層,覆蓋該第三摻雜區、該柵介電層與該柵堆疊物;導電接觸物,位于絕緣層、該第三摻雜區、該第一摻雜區與該外延半導體層之內;以及第五摻雜區,位于該導電接觸物下方的該外延半導體層之內。
技術領域
本發明是關于集成電路裝置,且特別是關于一種橫向雙擴散金屬氧化物半導體裝置(Lateral double diffused metal oxide semiconductor device)及其制造方法。
背景技術
近年來,由于移動通信裝置、個人通信裝置等通信裝置的快速發展,包括如手機、基地臺等無線通信產品已都呈現大幅度的成長。于無線通信產品當中,常采用橫向雙擴散金屬氧化物半導體(LDMOS)裝置的高電壓元件以作為射頻(900MHz-2.4GHz)電路相關的元件。
橫向雙擴散金屬氧化物半導體裝置不僅具有高操作頻寬,同時由于可以承受較高崩潰電壓而具有高輸出功率,因而適用于作為無線通信產品的功率放大器的使用。另外,由于橫向雙擴散金屬氧化物半導體(LDMOS)裝置可利用傳統互補型金屬氧化物半導體(CMOS)工藝技術所形成,故其制作技術方面較為成熟且可采用成本較為便宜的硅基板所制成。
請參照圖1,顯示了可應用于射頻電路元件中的一種傳統N型橫向雙擴散金屬氧化物半導體(N type LDMOS)裝置的一剖面示意圖。如圖1所示,N型橫向雙擴散金屬氧化物半導體裝置主要包括一P+型半導體基板100、形成于P+型半導體基板100上的一P-型外延半導體層102、以及形成于P-型外延半導體層102的一部上的一柵極結構G。于柵極結構G的下方及其左側下方的P-型外延半導體層102的一部內則設置有一P-型摻雜區104,而于柵極結構G的右側下方鄰近于P-型摻雜區104的P-外延半導體層102的一部內則設置有一N-型漂移區(drift region)106。于P型摻雜區104的一部內設置有一P+型摻雜區130與一N+型摻雜區110,而P+型摻雜區130部分接觸了N+型摻雜區110的一部,以分別作為此N型橫向雙擴散金屬氧化物半導體裝置的一接觸區(P+型摻雜區130)與一源極(N+型摻雜區110)之用,而于鄰近N-型漂移區106右側的P-外延半導體層102的一部內則設置有另一N+型摻雜區108,以作為此N型橫向雙擴散金屬氧化物半導體裝置的一漏極之用。此外,于柵極結構G之上形成有一絕緣層112,其覆蓋了柵極結構G的側壁與頂面,以及部分覆蓋了鄰近柵極結構G的N+型摻雜區108與110。再者,N型橫向雙擴散金屬氧化物半導體裝置更設置有一P+型摻雜區120,其大體位于N+型摻雜區110與其下方P-型摻雜區104的一部下方的P-型外延半導體區102之內,此P+型摻雜區120則實體地連接了P-型摻雜區104與P+半導體基板100。
基于P+型摻雜區120的形成,于如圖1所示的N型橫向雙擴散金屬氧化物半導體裝置操作時可使得一電流(未顯示)自其漏極端(N+摻雜區108)橫向地流經柵極結構G下方的通道(未顯示)并朝向源極端(N+摻雜區110)流動,并接著經由P-型摻雜區104與P+摻雜區120的導引而抵達P+型半導體基板100處,如此可避免造成相鄰電路元件之間的電感耦合(inductor coupling)及串音(cross talk)等不期望問題的發生。然而,此P+摻雜區120的形成需要高濃度、高劑量的離子注入(未顯示)的實施以及如高于900℃的一較高溫度的熱擴散工藝的處理,且柵極結構G與N+摻雜區110的左側之間須保持一既定距離D1,以確保N型橫向雙擴散金屬氧化物半導體裝置的表現。如此,上述P+型摻雜區120的制作及柵極結構G與N+摻雜區110之間所保持的既定距離D1將相對地增加了此N型橫向雙擴散金屬氧化物半導體裝置的導通電阻(Ron)以及此N型橫向雙擴散金屬氧化物半導體裝置的元件尺寸,進而不利于N型橫向雙擴散金屬氧化物半導體裝置的制造成本與元件尺寸的更為減少。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于世界先進積體電路股份有限公司,未經世界先進積體電路股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310478609.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:薄膜晶體管結構
- 下一篇:半導體器件和逆導IGBT
- 同類專利
- 專利分類





