[發明專利]一種MOSFET結構及其制造方法有效
| 申請號： | 201310477078.8 | 申請日： | 2013-10-13 |
| 公開（公告）號： | CN104576379B | 公開（公告）日： | 2018-06-19 |
| 發明（設計）人： | 尹海洲 | 申請（專利權）人： | 中國科學院微電子研究所 |
| 主分類號： | H01L21/336 | 分類號： | H01L21/336;H01L29/78;H01L29/08 |
| 代理公司： | 北京漢昊知識產權代理事務所(普通合伙) 11370 | 代理人： | 朱海波 |
| 地址： | 100029 *** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 偽柵 疊層 襯底 空位 側墻 制造 功函數調節層 柵致漏極泄漏 退火 源漏擴展區 柵極介質層 柵極金屬層 帶帶隧穿 漏擴展區 介質層 源漏區 阻擋區 關態 減小 沉積 去除 擴散 | ||
1.一種MOSFET制造方法，包括：
a.提供襯底(100)；
b.在襯底上形成偽柵疊層(200)；
c.在偽柵疊層(200)兩側形成源擴展區(101a)和漏擴展區(101b)；
d.在所述漏擴展區(101b)一側的襯底中形成擴散阻擋區(105)，其中，形成所述擴散阻擋區(105)的雜質元素是碳；
e.在偽柵疊層(200)兩側形成側墻(201)，在側墻(201)兩側形成源漏區(102)并進行退火；
f.形成覆蓋源漏區(102)的層間介質層(500)，去除偽柵疊層(200)以形成偽柵空位；
g.在所述偽柵空位中形成柵極疊層。
2.根據權利要求1所述的制造方法，其特征在于，所述的擴散阻擋區(105)范圍內包含所述漏擴展區(101b)。
3.根據權利要求1或2所述的制造方法，其特征在于，所述的擴散阻擋區(105)的雜質濃度大于1e18cm-3。
4.根據權利要求1所述的制造方法，其特征在于，形成所述的擴散阻擋區(105)的方法是離子注入。
5.根據權利要求4所述的制造方法，其特征在于，所述離子注入的方向與襯底垂直，并使用掩膜板覆蓋源端的襯底(100)。
6.根據權利要求4所述的制造方法，其特征在于，所述離子注入的角度大于α，其中tanα＝L/H，L為所述源擴展區(101a)的長度，H為偽柵疊層(200)的厚度。
7.根據權利要求1所述的制造方法，其特征在于，退火后，所述源擴展區(101a)長度大于所述漏擴展區(101b)。
8.一種MOSFET結構，包括：
襯底(100)；
位于所述襯底(100)上方的柵極疊層(600)；
位于所述柵極疊層(600)兩側襯底中的源漏區(102)；
覆蓋所述源漏區(102)的層間介質層(500)；
位于柵極疊層(600)兩側邊緣下方的源擴展區(101a)和漏擴展區(101b)；
位于所述源漏區(102)的襯底中的擴散阻擋區(105)，其中，形成所述擴散阻擋區(105)的雜質元素是碳；
其中，所述源擴展區(101a)的長度大于所述漏擴展區(101b)的長度。
9.根據權利要求8所述的MOSFET結構，其特征在于，所述擴散阻擋區(105)位于漏區一側的襯底(100)中。
10.根據權利要求8所述的MOSFET結構，其特征在于，所述的擴散阻擋區(105)的雜質濃度大于1e18cm-3。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所，未經中國科學院微電子研究所許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310477078.8/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
