[發明專利]一種上電復位電路及方法

無效

• 申請號: 201310476437.8
• 申請日: 2013-10-12
• 公開（公告）號: CN103532531A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 譚洪舟;段志奎;丁一;丁顏玉;路崇;尹秀文
• 申請（專利權）人: 中山大學;廣州市花都區中山大學國光電子與通信研究院
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 林麗明

技術領域

本發明涉及芯片的復位電路領域，更具體地，涉及一種可靠的上電復位電路及方法。

背景技術

芯片在接通電源的時候會進行一系列的初始化操作，包括初始化寄存器，初始化各個硬件等等，為確保芯片中電路穩定可靠工作，復位電路是必不可少的一部分，復位電路的第一功能是上電復位。

典型的上電復位電路如圖1所示，電容在上接高電平，電阻在下接地，中間位接復位信號。這種復位電路為高電平復位。當通電時，電容兩端相當于短路，于是復位信號端為高電平，然后電源通過電阻對電容充電，復位信號端電壓開始慢慢下降，降到一定程度，即為低電平，芯片開始正常工作。但是這種粗糙的上電復位電路由于只采用電阻和電容結構，受到制造工藝偏差的影響而導致上電復位信號不穩定，進而影響整個系統的失穩。鑒于典型上電復位電路的不足，目前廣泛采用比較器型上電復位電路，如圖2所示。上電復位時，由于組成了一個RC低通網絡，所以比較器的正相輸入端電壓比負端輸入電壓延遲一定時間，而比較器的負相端網絡的時間常數遠遠小于正相端RC網絡的時間常數，因此在正端電壓還沒有超過負端電壓時，比較器輸出低電平，經反相器后產生高電平。復位脈沖的寬度主要取決于正常電壓上升的速度。由于負端電壓放電回路時間常數較大，因此對電源電壓的波動不敏感，但是容易產生以下兩種不利現象：

（1）電源二次開關間隔短時，復位不可靠；

（2）當電源電壓中有浪涌現象時，可能在浪涌消失后不能產生復位脈沖。

基于對典型上電復位電路的分析，為了確保芯片穩定工作，設計一種結構簡單穩定可靠的上電復位電路是很有必要的。

發明內容

本發明主要是為了克服上述現有技術中存在的復位電路問題，提出一種可靠的上電復位電路，本發明采用晶體管分壓電源電壓的形式，避免了電阻電容受制造工藝而帶來的偏差，并通過電源電壓分壓與帶隙基準電壓進行比較輸出控制計數使能信號，通過對時鐘的計數，將復位信號向后延遲，待電源電壓穩定后再輸出上電復位信號。

為了解決上述技術問題，本發明的技術方案為：

一種上電復位電路，包括用于采樣電源電壓的線性采樣分壓電路、比較器、第一反相器、第二反相器和計數器，所述的線性采樣分壓電路的輸出端接比較器的負輸入端，比較器的正輸入端接帶隙基準電壓，比較器的輸出端接第一反相器的輸入端，第一反相器的輸出端接第二反相器的輸入端，第二反相器的輸出端接計數器的一輸入端，計數器的另一輸入端接時鐘信號，所述計數器的輸出端接上電復位信號。

根據線性采樣分壓電路的輸出電壓與帶隙基準電壓進行比較，當上電時，輸出電壓跟隨電源電壓上升，當輸出電壓高于帶隙基準電壓時，比較器輸出低電平，并經過兩個反相器整形成為計數使能信號進入計數器，計數器開始對時鐘進行計數，電源電壓已趨于穩定后，完成計數并發出上電復位信號，芯片據此可以準確的初始化寄存器。

更進一步的，所述線性采樣分壓電路包括晶體管M0和晶體管M1，所述晶體管M0的漏端和柵端連接電源電壓，源端連接晶體管M1的漏端，晶體管M1的漏斷即為線性采樣分壓電路的輸出端，晶體管M1的柵端連接電源電壓，源端接地。

更進一步的，所述晶體管M0和晶體管M1均為NMOS晶體管。

上述兩個晶體管的柵端都連到電源電壓上，由于晶體管M1處于線性區，所以采樣分壓電路的電流很小，功耗很低，并且輸出電壓只與晶體管M0和晶體管M1的尺寸和電源電壓值相關，當兩個晶體管的尺寸固定后，輸出電壓與電源電壓之間具有良好的線性關系。

即所述晶體管M0的尺寸為W₀/L₀，晶體管M1的尺寸為W₁/L₁，線性采樣分壓電路的輸出電壓V1與電源電壓VDD的線性關系為：