[發(fā)明專利]一種信號采集終端與試驗箱數(shù)據(jù)采集系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201310475519.0
• 申請日: 2013-10-13
• 公開（公告）號: CN103489302A
• 公開（公告）日: 2014-01-01
• 發(fā)明（設計）人: 吳茂傳;胡昌平;朱建培;劉燁;楊光年;張海瑞;田亞麗;陳端迎;張桂平;于帥;匡海松
• 申請（專利權(quán)）人: 連云港杰瑞深軟科技有限公司
• 主分類號: G08C19/30
• 分類號: G08C19/30
• 代理公司: 連云港潤知專利代理事務所 32255
• 代理人: 劉喜蓮

1.一種信號采集終端，其特征在于:包括STM32F103處理器、信號采集接口、RS-485通訊接口和RS-232通訊接口；

信號采集接口連接到STM32F103處理器的I/O端口上；

RS-485通訊接口連接到STM32F103處理器的第二UART上；

RS-232通訊接口連接到STM32F103處理器的第三UART上；?

所述的信號采集接口由三個相同結(jié)構(gòu)的采集模塊組成，對外提供INPUT0、INPUT1、INPUT2的采集引腳，連接到STM32F103處理器的分別為INPUT0_CPU、INPUT1_CPU、INPUT2_CPU引腳；INPUT0_CPU連接到STM32F103處理器PB12的I/O管腳;?INPUT1_CPU連接到STM32F103處理器PB13的I/O管腳;?INPUT2_CPU連接到STM32F103處理器PB14的I/O管腳；

所述的采集模塊由光電耦合器件A1、比較器IC1A、指示燈LED1及電阻R1、R2、R3、R4、R5、R6組成；其中INPUT0連接到電阻R1的一端，R1的另一端連接至光電耦合器件A1的1管腳；?A1的2管腳連接到COM；電阻R2連接至A1的1管腳和2管腳之間；A1的3管腳連接到信號地，A1的4管腳通過電阻R3上拉至5V，并連接到比較器IC1A的“+”輸入，IC1A的“-”輸入連接在比較電平V+，V+設定3.3V；IC1A的輸出通過電阻R4上拉至3.3V，并連接電阻R5的一端，R5的另一端連接至INPUT0_CPU；INPUT0_CPU和帶有限流電阻R6的LED1連接，R6上拉至3.3V；

所述的RS-485通訊接口由光電耦合模塊、RS-485收發(fā)器、RS-485總線抗干擾模塊和電源DC-DC組成；RS-485收發(fā)器為芯片SP485；

RS-485總線抗干擾模塊由總線保護元件TVS、電阻R108、R109、R110、電容C103、C104、電感L1、L2組成；

芯片SP485的8管腳連接至V_485，5管腳連接至GND_485，芯片SP485的6管腳連接至電感L1的一端，L1另一端連接至A_485，芯片SP485的7管腳連接至電感L2，L2另一端連接至B_485；電阻R109連接至芯片SP485的6管腳和7管腳之間；電阻R108連接至芯片SP485的7管腳和V_485之間；電阻R110連接至芯片SP485的6管腳和GND_485之間；電容C104的一端連接至芯片SP485的7管腳，C104的另一端連接至GND_485；電容C103的一端連接至芯片SP485的6管腳，C103的另一端連接至GND_485；TVS的1管腳連接至A_485，2管腳連接至B_485，3管腳連接至GND_485；

光電耦合模塊構(gòu)成了隔離電路，由高速光電耦合器件A101、A102、普通光電耦合器件A103、電阻R101、R102、R103、R104、R105、R106、R107、及電容C101、C102組成；

高速光電耦合器件A101的6管腳通過電阻R101上拉至3.3V，同時和RX_CPU連接；A101的2管腳通過電阻R105連接至V_485電壓；A101的3管腳連接至芯片SP485的1管腳；A101的VCC管腳連接至3.3V，A101的GND管腳連接至信號地；電容C101連接至3.3V和信號地中；

?A102的2管腳通過電阻R104連接至3.3V；A102的3管腳連接至TX_CPU；A102的6管腳通過電阻R107上拉至V_485，同時連接到SP485的4管腳；A102的VCC管腳連接至V_485，A102的GND管腳連接至GND_485；電容C101連接至V_485和GND_485中；

A103的1管腳通過電阻R102連接至3.3V，A103的2管腳連接至TX_EN_CPU，電阻R103連接至A103的1管腳和2管腳之間；A103的4管腳連接至V_485，A103的3管腳通過電阻R106下拉至GND_485，同時連接至SP485的2管腳和3管腳之間；

STM32F103處理器的UART串口的RX_CPU、TX_CPU通過光電隔離電路連接芯片SP485的RO、DI引腳，控制信號TX_EN_CPU經(jīng)過光電隔離電路去控制芯片SP485的DE和/RE引腳。

2.一種試驗箱數(shù)據(jù)采集系統(tǒng)，其特征在于，該系統(tǒng)使用若干個如權(quán)利要求1所述的信號采集終端，每個信號采集終端與1個試驗箱對應連接，信號采集終端的信號采集接口和RS-232通訊接口連接到試驗箱上，RS-485通訊接口連接到RS-485網(wǎng)絡中，不同試驗箱采集到的信息通過RS-485網(wǎng)絡發(fā)送到中央控制室進行集中處理；

試驗箱上的信號經(jīng)過INPUT0進入采集模塊；COM為試驗箱上的公共地；當INPUT0為高電平時，指示燈LED1點亮，此時光電耦合器件A1導通，比較器IC1A的+端為低電平，比較器輸出為低電平，STM32F103處理器采集到的信號為低電平；當INPUT0為低電平時，指示燈LED1熄滅，此時光電耦合器件A1不導通，比較器IC1A的+端為高電平，比較器輸出為高電平，STM32F103處理器采集到的信號為高電平；

由STM32F103處理器輸出的TX_EN_CPU信號為“1”狀態(tài)，則芯片SP485的DE和/RE引腳為“1”狀態(tài)，發(fā)送器有效，接收器禁止，此時STM32F103處理器通過RS-485總線發(fā)送數(shù)據(jù)字節(jié)；

TX_EN_CPU信號為“0”狀態(tài)，則芯片SP485的DE和/RE引腳為“0”狀態(tài)，發(fā)送器禁止，接收器有效，此時STM32F103處理器接收來自RS-485總線的數(shù)據(jù)字節(jié)；電阻R106和光電耦合器件A103同時構(gòu)成上電抑制電路，保證STM32F103處理器上電期間，電阻R106所連接的DE和/RE引腳處于“0”狀態(tài)，避免在一個RS-485網(wǎng)絡中同時有多個收發(fā)器工作在“發(fā)送”狀態(tài)，導致數(shù)據(jù)丟失、產(chǎn)生錯誤，使RS-485網(wǎng)絡癱瘓；

連接至A_485引腳的上拉電阻R108、連接至B_485引腳的下拉電阻R110用于保證無連接的SP485芯片處于空閑狀態(tài)，提供網(wǎng)絡失效保護。