[發明專利]射頻功率VDMOSFET屏蔽柵結構的制作方法

有效

• 申請號: 201310471976.2
• 申請日: 2013-10-11
• 公開（公告）號: CN103545194B
• 公開（公告）日: 2018-03-02
• 發明（設計）人: 李飛;劉英坤
• 申請（專利權）人: 中國電子科技集團公司第十三研究所
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 石家莊國為知識產權事務所13120
• 代理人: 米文智

技術領域

本發明涉及微電子器件的制造方法技術領域。

背景技術

射頻功率晶體管作為功率放大器的重要組成部分，對功率放大器的設計和性能有很大的影響，因此，它在移動通信、衛星通信、軍事通信、雷達系統、廣播及醫療設備中扮演著至關重要的角色，有著廣泛的應用。硅射頻功率雙擴散金屬-氧化物-半導體場效應晶體管（DMOSFET）因其成本低、加工工藝成熟，并且射頻性能優于其它硅射頻功率晶體管，所以S波段以下，DMOSFET在市場上占有相當大的份額。

DMOSFET在射頻領域通常以高電壓工作來獲得大功率、高增益和高效率，而在HF、VHF和UHF波段，移動通信、FM和AM廣播發射機等方面的應用則需要射頻功率垂直雙擴散金屬-氧化物-半導體場效應晶體管（VDMOSFET）在低工作電壓條件下有較高的工作效率和功率增益，這就要求器件的寄生電容要小，柵電阻和導通電阻要低。

影響VDMOSFET器件功率增益的關鍵因素是柵電阻R_G和柵漏電容C_gd，為降低這些寄生參量，國內外研究人員采用不同的器件結構進行了相關研究，取得了明顯成效，1989年T. Sakai和N. Murakami在VDMOSFET相鄰的溝道之間的N^-區加入淺P型區并分斷柵電極，使器件的柵漏電容C_gd和開關上升時間均減小了50%，但使導通電阻R_ON增加了15%；2001年LIU Ying-kun等人采用臺柵結構并利用難熔金屬Mo做柵電極，有效降低了柵漏電容C_gd和柵電阻R_G。

發明內容

本發明所要解決的技術問題是提供一種射頻功率VDMOSFET屏蔽柵結構的制作方法，所述方法在不增加柵極臺階高度的前提下，有效降低了臺柵結構VDMOSFET器件的柵漏電容C_gd。

為解決上述技術問題，本發明所采取的技術方案是：一種射頻功率VDMOSFET屏蔽柵結構的制作方法，其特征在于包括以下步驟：

1）在硅片的上層氧化一層氧化層，然后在氧化層之上沉積一層Si₃N₄，形成屏蔽層與襯底之間的介質層；

2）在介質層之上淀積多晶硅并對多晶硅進行磷元素摻雜，形成多晶硅屏蔽層；

3）在多晶硅屏蔽層的上方淀積SiO₂，然后再淀積Si₃N₄；

4）采用漏區臺面光刻掩膜板進行光刻，去除漏區臺面以外的光刻膠，然后由上至下依次刻蝕掉漏區臺面以外的Si₃N₄、SiO₂、多晶硅、Si₃N₄和SiO₂，最里層的SiO₂氧化層保持一定的剩余；

5）在上述器件的上表面淀積一層Si₃N₄，然后利用RIE各項異性刻蝕，進行Si₃N₄大面積刻蝕，在漏區臺面區刻蝕終止在最上層的Si₃N₄；在漏區臺面區以外，首先刻蝕到硅片上層的SiO₂并保留50%剩余，最后將硅片上層的SiO₂腐蝕干凈，形成Si₃N₄側墻保護層；

6）對上述基片進行清洗，然后采用干氧氧化系統在上述基片的漏區臺面以外生長柵氧化層，之后進行多晶硅淀積，并對多晶硅進行磷元素摻雜；

7）使用多晶硅柵光刻掩膜板進行光刻，去除多晶硅柵電極以外的光刻膠，然后采用等離子刻蝕技術將柵電極處的多晶硅腐蝕干凈，腐蝕終止在硅片上的柵氧化層，并保持一定厚度的柵氧化層剩余，最終形成屏蔽柵結構。

優選的，在步驟1）之前還包括以下步驟，采用RCA技術對硅基片進行清洗，然后采用高壓水汽氧化系統進行場區選擇性氧化，氧化層厚度1.0±0.2μm；在硅圓片上涂敷光刻膠，用場區光刻掩膜板光刻，保留場區光刻膠，然后采用RIE刻蝕SiO₂至底部硅界面，保證刻蝕干凈SiO₂，形成干凈的硅片。