[發明專利]無分面應變硅晶體管

有效

• 申請號: 201310470775.0
• 申請日: 2013-10-08
• 公開（公告）號: CN103855029B
• 公開（公告）日: 2019-03-12
• 發明（設計）人: N·勞貝特;P·卡雷;柳青
• 申請（專利權）人: 意法半導體公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06;H01L29/08;H01L29/78;H01L21/20
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

在外延生長的晶體中存在分面或者空隙表明缺陷或者某些材料邊界已經中斷晶體生長。可以在外延生長硅化合物期間抑制分面化，這些硅化合物形成應變硅晶體管的源極區域和漏極區域。已經觀察到分面化可以在與氧化物邊界相鄰生長某些硅化合物的外延層時出現，但是分面化在與硅邊界相鄰或者與氮化物邊界相鄰生長外延層時未出現。由于硅化合物的外延生長在用氧化物填充的隔離溝槽附近經常有必要，所以用于抑制這些區域中的分面化的技術特別令人感興趣。本文呈現的一種這樣的技術是用SiN對隔離溝槽加襯以在氧化物與其中將外延生長的區域之間提供屏障。

技術領域

本公開內容涉及集成電路MOSFET(金屬氧化物半導體場效應晶體管)器件制作，并且具體地，涉及應變硅器件。

背景技術

在硅襯底上構建的集成電路通常并入場效應晶體管(FET)，在這些FET中，電流響應于向柵極施加的電壓流過在源極與漏極之間的半傳導溝道。應變硅晶體管是MOSFET器件，這些MSOFET器件向硅襯底中引入壓縮應變以增加半傳導溝道中的電荷載流子的遷移率。增加電荷遷移率造成對向柵極施加的電壓的改變的更快切換響應。一種用于引入應變的方式是用外延生長的硅化合物替換源極和漏極區域中或者溝道本身中的體硅。

外延生長是指在具有與下面的體硅的晶體結構相似的晶體結構的硅表面上生長層。為了防止在外延層的邊界處的不連續，重要的是執行“外延預清理”步驟以保證晶體表面無污染物。可以在外延生長出現時通過在外延工藝步驟期間原位引入雜質來摻雜外延源極和漏極區域。

發明內容

可能在外延生長硅或者硅化合物(諸如鍺化硅(SiGe)或者碳化硅)期間出現的一個問題是分面化。在應當包含全生長晶體的區域中存在分面和/或空隙表明缺陷或者某些材料邊界的存在已經中斷晶體生長。

具體而言，已經觀察到分面化在與氧化物邊界(例如二氧化硅(SiO₂)，如圖1A中所示)相鄰生長某些硅化合物的外延層時出現，但是分面化在與硅邊界相鄰(如圖1B中所示)或者與氮化物邊界(例如氮化硅(SiN))相鄰生長外延層時未出現。由于硅化合物的外延生長在用氧化物填充的隔離溝槽附近經常有必要，所以用于抑制分面化的技術是希望的。本文呈現的一種這樣的技術是用SiN對隔離溝槽加襯，使得SiN襯墊提供在氧化物與其中將外延生長的區域之間的屏障。

附圖說明

在附圖中，相同標號標識相似元件。未必按比例繪制附圖中的元件的尺寸和相對位置。

圖1A是在氧化物邊界附近表現分面化的現有技術外延硅化合物的從實際掃描電子顯微鏡圖像獲得的側視圖。

圖1B是現有技術外延硅化合物的從實際掃描電子顯微鏡圖像獲得的側視圖，在該外延硅化合物中已經通過在氧化物邊界與其中將外延生長的區域之間維持的硅屏障來抑制分面化。

圖2圖示用于形成圖1B中所示硅屏障的現有技術，在該技術中使用犧牲柵極結構作為掩模。

圖3是根據本文描述的一個實施例的包括隔離溝槽的器件輪廓的側視圖，這些隔離溝槽具有氮化物襯墊。

圖4是圖示用于制作如本文描述的無分面外延源極/漏極晶體管的工藝的高級流程圖。

圖5A是示出可以用來在硅襯底中形成加襯隔離溝槽的工藝步驟序列的工藝流程圖。

圖5B是由圖5A中所示工藝流程形成的器件輪廓的側視圖。

圖6A是示出可以用來在硅襯底中完整形成隔離溝槽的又一工藝步驟序列的工藝流程圖。

圖6B是由圖6A中所示工藝流程形成的器件輪廓的側視圖。

圖7A是示出可以用來為本文描述的示例晶體管形成柵極和氮化物間隔物的又一工藝步驟序列的工藝流程圖。

圖7B和7C是由圖7A中所示工藝流程形成的無分面器件輪廓的側視圖。