[發(fā)明專利]介電終止的超結(jié)FET

有效

• 申請(qǐng)?zhí)枺?/td>: 201310466791.2
• 申請(qǐng)日: 2013-10-08
• 公開（公告）號(hào): CN103730501B
• 公開（公告）日: 2019-07-30
• 發(fā)明（設(shè)計(jì)）人: 康斯坦丁·布盧恰
• 申請(qǐng)（專利權(quán)）人: 德州儀器公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/06
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 路勇

本發(fā)明揭示一種供在高電壓應(yīng)用中使用的介電終止的超結(jié)場(chǎng)效應(yīng)晶體管FET架構(gòu)。所述架構(gòu)將介電終止添加到高電壓超結(jié)工藝的一般特征。所述介電終止的FET DFET比常規(guī)的半導(dǎo)體終止的超結(jié)FET更緊湊且更可制造。

技術(shù)領(lǐng)域

本專利涉及功率MOS場(chǎng)效應(yīng)晶體管(FET)，且更特定來說，涉及超結(jié)FET。

背景技術(shù)

可通過在有效區(qū)中的p型和n型導(dǎo)電性類型材料的交替柱以及終止區(qū)中的電介質(zhì)柱來制造超結(jié)FET。

通常，在垂直導(dǎo)電FET中，電極安置在兩個(gè)相對(duì)平面上。當(dāng)接通垂直FET時(shí)，電流沿著溝道流動(dòng)，并且隨后沿著所謂的漂移區(qū)中的半導(dǎo)體裝置的厚度(即，垂直方向)流動(dòng)。當(dāng)關(guān)閉裝置時(shí)，耗盡區(qū)垂直延伸。為了實(shí)現(xiàn)垂直半導(dǎo)體裝置的高擊穿電壓，溝道與漏極電極之間的漂移區(qū)可由高電阻率材料制成，并且具有相對(duì)大的厚度。然而，漂移層的高電阻率和相對(duì)大的厚度增加了裝置的接通電阻。較高的接通電阻由于會(huì)增加導(dǎo)通損耗并且降低開關(guān)速度而不利地影響裝置的性能。眾所周知的是，裝置的接通電阻與擊穿電壓的2.5次冪成比例地快速增加。

克服此問題的一種技術(shù)已在使用具有漂移區(qū)的特定結(jié)構(gòu)的半導(dǎo)體裝置。此類半導(dǎo)體裝置包含形成于所述裝置的有效區(qū)中的漂移層中的相反導(dǎo)電性類型材料的交替柱。相反導(dǎo)電性類型材料的交替柱仍在接通裝置時(shí)提供電流路徑，同時(shí)在關(guān)閉裝置時(shí)水平地耗盡漂移區(qū)以承受反向電壓。

在超結(jié)FET中，反向偏壓電場(chǎng)在垂直方向上是實(shí)質(zhì)上恒定的，因此，可通過漂移層的厚度與硅中的臨界或擊穿電場(chǎng)的乘積來近似裝置的擊穿電壓。具體來說，如果高濃度n型和p型材料的交替布置的柱彼此均衡，那么擊穿電壓變得較不獨(dú)立于漂移層的電阻率。出于此原因，減少漂移層的電阻率會(huì)導(dǎo)致?lián)舸╇妷旱妮^小下降，因此同時(shí)實(shí)現(xiàn)高擊穿電壓和低接通電阻。

雖然有以上優(yōu)點(diǎn)，但超結(jié)FET具有一缺陷，即，其難以穩(wěn)定地實(shí)施環(huán)繞有效區(qū)的終止區(qū)。這是因?yàn)槠茖拥牡碗娮杪?可能歸因于超結(jié)設(shè)計(jì))導(dǎo)致從有效區(qū)到終止區(qū)的過渡區(qū)中的橫向電場(chǎng)分布不均勻，因此降低裝置的總擊穿電壓。因此，終止區(qū)中的擊穿電壓可能不合意地低于有效區(qū)中的擊穿電壓。

在終止區(qū)中實(shí)現(xiàn)高擊穿電壓的一種方法是提供終止柱以通過將超結(jié)基礎(chǔ)結(jié)構(gòu)延伸到終止區(qū)中而在有效區(qū)外擴(kuò)散耗盡區(qū)，橫向電荷平衡的益處也延伸到那個(gè)區(qū)中。也就是說，比正常承受給定反向電壓所需的材料10倍重度摻雜材料將也承受那個(gè)電壓。

通過更緊密的分析可以容易觀察到，在其整個(gè)范圍內(nèi)僅在如圖1中所示的FET陣列區(qū)中獲得超結(jié)效應(yīng)，其中超結(jié)柱在源極電位下被偏置，且因此當(dāng)將高電壓施加到漏極時(shí)，朝向完全橫向耗盡的理想超結(jié)條件而耗盡。越過過渡柱進(jìn)入終止區(qū)，所述柱不連接，并且因此保持浮動(dòng)以拾取其位置從由經(jīng)偏置電極和柱產(chǎn)生的場(chǎng)取得的任何電位。

這種類型的終止在其所采用的硅區(qū)域方面是低效的。

由于以上限制，需要提供一種比當(dāng)前常規(guī)上設(shè)計(jì)的半導(dǎo)體終止的超結(jié)FET更緊湊且更可制造的超結(jié)FET。

所需要的是一種成本有效的高電壓FET，其通過超結(jié)裝置架構(gòu)的優(yōu)勢(shì)而更具投資價(jià)值。所述成本有效語(yǔ)言表達(dá)是指在預(yù)強(qiáng)加的擊穿電壓和接通電阻下由晶體管占據(jù)的總面積的最小化，其中所述總面積包含由晶體管占據(jù)的有效區(qū)域以及其周圍的終止區(qū)域。

發(fā)明內(nèi)容