[發(fā)明專利]一種用于控制單次可編程存儲(chǔ)器的控制電路及其控制方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310466671.2
• 申請(qǐng)日: 2013-10-09
• 公開(kāi)（公告）號(hào): CN103500585B
• 公開(kāi)（公告）日: 2017-11-03
• 發(fā)明（設(shè)計(jì)）人: 朱瀟挺;蔣振雷
• 申請(qǐng)（專利權(quán)）人: 無(wú)錫納訊微電子有限公司
• 主分類(lèi)號(hào): G11C17/18
• 分類(lèi)號(hào): G11C17/18
• 代理公司: 南京蘇高專利商標(biāo)事務(wù)所(普通合伙)32204
• 代理人: 柏尚春

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種用于控制單次可編程存儲(chǔ)器的控制電路及其控制方法。

背景技術(shù)

現(xiàn)在，有許多芯片需要在片內(nèi)集成一次性可編程存儲(chǔ)器和調(diào)試寄存器，以便在芯片進(jìn)行成品測(cè)試或者用戶的使用過(guò)程中對(duì)芯片內(nèi)部的參數(shù)進(jìn)行調(diào)整和修改。但是許多中小規(guī)模電路由于引腳數(shù)目和功能的限制，或者并沒(méi)有專用的通信接口。例如SPI和I2C接口至少需要2-3根專用通信線。

發(fā)明內(nèi)容

發(fā)明目的：本發(fā)明的目的是針對(duì)現(xiàn)有技術(shù)的不足而公開(kāi)了一種用于控制單次可編程存儲(chǔ)器的控制電路及其控制方法，從而只需一條數(shù)據(jù)線就能實(shí)現(xiàn)上位機(jī)對(duì)單次可編程存儲(chǔ)器的操作。

技術(shù)方案：為了實(shí)現(xiàn)發(fā)明的目的，本發(fā)明公開(kāi)了一種用于控制單次可編程存儲(chǔ)器的控制電路，包括上位機(jī)、接口電路、總線控制器以及單次可編程存儲(chǔ)器，上位機(jī)通過(guò)接口電路與總線控制器連接，總線控制器同時(shí)與單次可編程存儲(chǔ)器連接，其特征在于，上位機(jī)通過(guò)一根數(shù)據(jù)線與接口電路連接；上位機(jī)與接口電路連接有DATA線，由沒(méi)有交集的時(shí)鐘周期信號(hào)表示1或者0；接口電路與總線控制器之間連接有din線和doen線，din線用于將上位機(jī)的數(shù)據(jù)傳送至總線控制器中，doen線用于將總線控制器的響應(yīng)信號(hào)傳送至上位機(jī)；總線控制器與單次可編程存儲(chǔ)器之間連接有l(wèi)oad線、fuse_blowb線、fuse_data_b線、fuse_rb線、fuse_sb線、I_clk線以及I_rstn線，其中，load線用于總線控制器傳輸至單次可編程存儲(chǔ)器的讀取地址；fuse_blowb線為燒寫(xiě)標(biāo)志位；fuse_data_b線為燒寫(xiě)地址；fuse_rb線用于控制總線控制器中復(fù)位寄存器，fuse_sb用于控制總線控制器中置位寄存器；I_clk線為時(shí)鐘信號(hào)；I_rstn線為復(fù)位信號(hào)。所述的DATA線的端口用5～30個(gè)時(shí)鐘周期的低電平表示0，用30～255個(gè)時(shí)鐘周期的低電平表示1。

根據(jù)本發(fā)明的實(shí)施例另一方面，本發(fā)明公開(kāi)了一種用于控制單次可編程存儲(chǔ)器的控制方法，包括以下步驟：（1）總線控制器通過(guò)din線接收到來(lái)自接口電路的安全碼，從doen線通過(guò)拉低DATA線給出響應(yīng)信號(hào)，接著通過(guò)接口電路讀入DATA線上想要操作的地址，操作地址的值即表示了load線的某一位；（2）接收操作地址后的一位，該位表示了即將進(jìn)行的操作模式為讀或?qū)懀唬?）若步驟（2）中的操作模式為讀，總線控制器通過(guò)fuse_rb線和fuse_sb線的相應(yīng)位將值讀出，并由doen下拉DATA線的時(shí)間表示，即若讀出信號(hào)是0，則下拉時(shí)間為5-30個(gè)時(shí)鐘周期。若讀出信號(hào)為1，則下拉30-255個(gè)時(shí)鐘周期，這樣一個(gè)地址的讀操作完畢；若步驟（2）中的操作模式為寫(xiě)，將fuse_data_b線的相應(yīng)位置低，接著DATA線拉低并且fuse_blowb也被同步拉低，低電平的維持時(shí)間即為寫(xiě)時(shí)間，寫(xiě)結(jié)束后，總線控制器會(huì)完成該位的讀操作，用于檢驗(yàn)該位是否被正確寫(xiě)入，一個(gè)地址的寫(xiě)操作完畢。所述的操作地址用二進(jìn)制編碼表示；所述步驟（1）的安全碼采用4位以上的二進(jìn)制碼。

有益效果：本發(fā)明與現(xiàn)有技術(shù)相比，具有如下優(yōu)點(diǎn)：通過(guò)一根數(shù)據(jù)線即能完成對(duì)接口電路輸入的數(shù)據(jù)的解析以及產(chǎn)生控制存儲(chǔ)器的完整的控制信號(hào)。

附圖說(shuō)明

圖1為本發(fā)明的用于控制單次可編程存儲(chǔ)器的控制電路的連接關(guān)系圖；

圖2為本發(fā)明讀操作的時(shí)序圖；

圖3為本發(fā)明寫(xiě)操作的時(shí)序圖。

具體實(shí)施方式

以下實(shí)施例用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。

如圖1所示，以8bit的單次可編程存儲(chǔ)器為例，Load[7：0]:表示想讀取的比特位；Fuse_blowb表示當(dāng)配置完想要燒寫(xiě)的比特位后，當(dāng)Fuse_blowb拉低后，燒寫(xiě)過(guò)程開(kāi)始,低電平有效；Fuse_data_b[7:0]:表示想要燒寫(xiě)的比特位地址，每一比特和一位單次可編程存儲(chǔ)器單元相對(duì)應(yīng)，低電平有效；Fuse_rb[7:0],Fuse_sb[7:0]表示當(dāng)讀取單次可編程存儲(chǔ)器時(shí)，單次可編程存儲(chǔ)器單元為1時(shí)，相應(yīng)的Fuse_rb置0，F(xiàn)use_sb置1。當(dāng)讀出值為0時(shí)，相應(yīng)的Fuse_rb置1，F(xiàn)use_sb置0，此兩信號(hào)用于控制總線控制器中相應(yīng)寄存器的SET和RESET端。I_clk為工作時(shí)鐘信號(hào)。I_rstn為復(fù)位信號(hào)，低電平有效。Din用于傳輸從上位機(jī)至總線控制器的數(shù)據(jù)。doen用于將總線控制器的響應(yīng)信號(hào)傳送至上位機(jī)，這是通過(guò)總線控制器控制doen信號(hào)為1，然后通過(guò)開(kāi)關(guān)下拉DATA引腳,DATA引腳在接口電路中通過(guò)上拉電阻連接到電源。