[發明專利]等離子蝕刻的方法

有效

• 申請號: 201310465333.7
• 申請日: 2013-10-08
• 公開（公告）號: CN103794489B
• 公開（公告）日: 2019-05-14
• 發明（設計）人: 海尤瑪·阿什拉夫;安東尼·巴克
• 申請（專利權）人: SPTS科技有限公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 張穎玲;胡春光

本發明提供了一種等離子蝕刻碳化硅工件的方法，所述方法包括以下步驟：在所述碳化硅工件的表面上形成掩模；利用第一組工藝條件在被遮掩的表面上進行初始等離子蝕刻，其中所述等離子由蝕刻氣體混合物產生，所述蝕刻氣體混合物包括i）氧氣和ii）至少一種富氟氣體，所述富氟氣體以小于50%的體積比存在于所述蝕刻氣體混合物中；以及隨后利用第二組工藝條件進行主等離子蝕刻工藝，所述第二組工藝條件不同于所述第一組工藝條件。

技術領域

本發明涉及一種等離子蝕刻碳化硅的方法和相關裝置。

背景技術

碳化硅是公認的一種極其難以蝕刻的材料。在碳化硅中難以得到基本上沒有缺陷的蝕刻特征（etched feature）。在不受任何具體理論或假設的限制下，相信這種情況是由于在先工藝步驟期間基板上形成的表面缺陷。

圖1a和圖1b為示出了利用SF₆/O₂、SF₆/O₂/He、SF₆/O₂/Ar或SF₆/O₂/Ar/He工藝氣體的碳化硅的等離子蝕刻造成的常規缺陷的光學顯微照片。在圖案化和等離子蝕刻前，SiC層通常研磨（lap）降至約100微米的厚度且粘合至載體晶片。觀察到明顯的缺陷形成。

鎳常常被用作硬掩模用于蝕刻特征，例如進入碳化硅的通孔（via）。圖2示出了常規現有技術工藝，其中（圖2a），在SiC晶片4上沉積50nm Ti或TiW的薄阻擋層或薄粘附層3，隨后沉積約0.5微米金的晶種層2。然后利用已知的光刻工藝在金晶種層2上形成光刻膠1以限定掩模的位置。將鎳掩模5（通常約5微米厚）電鍍在金晶種層2上（圖2b）。在用鎳電鍍后，如圖2c所示剝離光刻膠且利用濕化學品去除通孔上覆蓋的晶種層。更具體地，利用KI溶液去除金，利用過氧化氫去除TiW。圖2d示出了表示出單個蝕刻通孔6的各向異性SiC通孔蝕刻工藝的結果。

如上所述，圖2（c）描述了在剝離光刻膠且通過濕化學品去除通孔上覆蓋的晶種層之后的工藝階段。如果隨后直接進行主蝕刻（bulk etch）步驟的工藝，然后通常觀察到嚴重的缺陷形成。常見的是多于50%的通孔特征包含缺陷。已知的是，在進行主蝕刻步驟之前進行貫穿步驟。貫穿步驟為在主蝕刻步驟之前，用于開始SiC蝕刻步驟的工藝條件的具體步驟。氬等離子貫穿步驟已經用于該目的，且通常通過加入一些氧氣來增強氬等離子貫穿步驟（breakthrough step）以去除痕量的光刻膠或其他有機材料。在一些實例中，這足以清除晶種層殘余物。然而，取決于存在的殘余物水平，該類型的貫穿步驟可能在主體（main）SiC蝕刻步驟之前未充分去除殘余物或損傷，因此導致在蝕刻的產品中存在缺陷。利用氬等離子的簡單貫穿步驟未充分避免缺陷的工件實例為經研磨（但未拋光）的碳化硅。據認為，缺陷是由于存在的晶種層殘余物和SiC研磨步驟產生的位錯（dislocation）而引起（Ju-AiRuan等人,SiC Substrate Via Etch Process Optimisation,CS MANTECH Conference,May18th-21st,2009,Tampa,FL,USA）。并且，已經建議通過控制主蝕刻步驟期間各種工藝參數（例如通過降低壓力）來降低缺陷形成（Ruan等人,ibid;Semiconductor TodayCompounds &Advanced Silicon,Vol.4,10,December2009/January2010,54-55;N Okamoto等人,Backside Process Considerations for Fabricating Millimetre-Wave GaN HEMTMMICs,CS MANTECH Conference,May17^th-20^th,2010,Portland,OR,USA）。

發明內容

在至少一些實施方式中，本發明提供了一種用于蝕刻硅碳化鎢的改善的工藝，該改善的工藝顯著地降低了缺陷密度。本發明還可提供工藝時間的顯著降低。本發明還提供了用于進行該方法的相關裝置。