[發(fā)明專利]CMOS圖像傳感器的像素結(jié)構(gòu)及其形成方法

有效

• 申請?zhí)枺?/td>: 201310461748.7
• 申請日: 2013-09-30
• 公開（公告）號: CN104517976B
• 公開（公告）日: 2018-03-30
• 發(fā)明（設(shè)計）人: 魏琰;宋化龍;馬燕春
• 申請（專利權(quán)）人: 中芯國際集成電路制造(北京)有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及圖像傳感器領(lǐng)域，特別涉及一種CMOS圖像傳感器的像素結(jié)構(gòu)及其形成方法。

背景技術(shù)

圖像傳感器分為互補金屬氧化物(CMOS)圖像傳感器和電荷耦合器件（CCD）圖像傳感器，通常用于將光學(xué)信號轉(zhuǎn)化為相應(yīng)的電信號。CCD圖像傳感器的優(yōu)點是對圖像敏感度較高，噪聲小，但是CCD圖像傳感器與其他器件的集成比較困難，而且CCD圖像傳感器的功耗較高。相比之下，CMOS圖像傳感器具有工藝簡單、易與其他器件集成、體積小、重量輕、功耗小、成本低等優(yōu)點。目前CMOS圖像傳感器已經(jīng)廣泛應(yīng)用于靜態(tài)數(shù)碼相機、照相手機、數(shù)碼攝像機、醫(yī)療用攝像裝置（例如胃鏡）、車用攝像裝置等。

CMOS圖像傳感器的基本感光單元被稱為像素，所述像素包含一個光電二極管和3個或4個傳輸晶體管，稱為3T型或4T型。目前市場上大部分CMOS圖像傳感器是4T型。如圖1所示的4T型圖像傳感器包括：4個傳輸晶體管和1個光電二極管PD，所述4個傳輸晶體管分別為復(fù)位晶體管M1、放大晶體管M2、選擇晶體管M3的和傳輸晶體管M4。

下面對如圖1所示的4T型圖傳感器的像素單元的工作原理進行說明。首先，在接收光照前，復(fù)位晶體管M1和傳輸晶體管M4導(dǎo)通，其他晶體管關(guān)斷，對所述浮置擴散區(qū)FD和光電二極管PD進行復(fù)位；然后，所有晶體管關(guān)斷，光電二極管PD接收光照，并且進行光電轉(zhuǎn)換形成光生載流子；然后傳輸晶體管M4導(dǎo)通，其他晶體管關(guān)斷，光生載流子自光電二極管PD轉(zhuǎn)移到浮置擴散區(qū)FD；接著，放大晶體管M2和選擇晶體管M3導(dǎo)通，光生載流子依次從浮置擴散區(qū)FD經(jīng)過放大晶體管M2和選擇晶體管M3輸出，完成一次光信號的采集與傳輸。

光生載流子自光電二極管PD傳輸至浮置擴散區(qū)FD依靠的是光電二極管PD的陰極與浮置擴散區(qū)FD之間的電勢差，當(dāng)所述電勢差大于光電二極管PD與浮置擴散區(qū)FD之間的勢壘時，所述電勢差可以將光電荷傳輸?shù)礁≈脭U散區(qū)FD。

現(xiàn)有的N型的CMOS圖像傳感器像素結(jié)構(gòu)，請參考圖2，所述CMOS圖像傳感器像素結(jié)構(gòu)包括：P型半導(dǎo)體襯底101，位于P型半導(dǎo)體襯底101上的傳輸晶體管103，所述傳輸晶體管103包括位于P型半導(dǎo)體襯底101上的柵極結(jié)構(gòu)；位于柵極結(jié)構(gòu)一側(cè)的P型半導(dǎo)體襯底內(nèi)的光電二極管，所述光電二極管包括位于P型半導(dǎo)體襯底內(nèi)的N型深摻雜區(qū)104（感光區(qū)），N型深摻雜區(qū)104作為光電二極管的P型半導(dǎo)體襯底101作為光電二極管的陽極；位于P型半導(dǎo)體襯底101的另一側(cè)內(nèi)的N型的浮置擴散區(qū)105；位于半導(dǎo)體襯底101中用于隔離相鄰的有源區(qū)的淺溝槽隔離結(jié)構(gòu)102。

但是形成的CMOS圖像傳感器的像素結(jié)構(gòu)中容易產(chǎn)生暗電流，影響了像素結(jié)構(gòu)的成像的質(zhì)量。

發(fā)明內(nèi)容

本發(fā)明解決的問題是減小CMOS圖像傳感器的暗電流。

為解決上述問題，本發(fā)明提供一種CMOS圖像傳感器像素結(jié)構(gòu)的形成方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底中摻雜有第一雜質(zhì)離子；刻蝕所述半導(dǎo)體襯底，在半導(dǎo)體襯底中形成凹槽；在凹槽的兩側(cè)側(cè)壁表面形成隔離層；在凹槽內(nèi)形成外延硅層，所述外延層覆蓋所述隔離層和凹槽兩側(cè)的部分半導(dǎo)體襯底的表面并填充滿凹槽，所述外延硅層中摻雜有第二雜質(zhì)離子，第二雜質(zhì)離子的導(dǎo)電類型與第一雜質(zhì)離子的導(dǎo)電類型相反，所述外延硅層和半導(dǎo)體襯底構(gòu)成光電二極管；在外延硅層一側(cè)的半導(dǎo)體襯底上形成柵極結(jié)構(gòu)；在柵極結(jié)構(gòu)的遠離外延硅層的一側(cè)的半導(dǎo)體襯底內(nèi)形成浮置擴散區(qū)。

可選的，所述凹槽的形成過程為：在所述半導(dǎo)體襯底上形成掩膜層，所述掩膜層中具有暴露半導(dǎo)體表面的開口；以所述掩膜層為掩膜，刻蝕所述半導(dǎo)體襯底，在半導(dǎo)體襯底中形成凹槽。

可選的，在形成凹槽后，刻蝕所述掩膜層，使得掩膜層中的開口的寬度向兩邊增大，暴露出部分半導(dǎo)體襯底的表面。

可選的，使得掩膜層的開口的寬度增大的工藝采用濕法刻蝕工藝或干法刻蝕工藝。

可選的，寬度增大后的開口的側(cè)壁與凹槽的側(cè)壁之間的直線距離為0.1～1微米。

可選的，所述外延硅層的頂部表面高于半導(dǎo)體襯底的表面，高于半導(dǎo)體襯底表面的外延層填充寬度增大后的開口。

可選的，形成所述隔離層的過程為：在所述凹槽的側(cè)壁和底部、以及掩膜層表面形成隔離材料層；無掩膜刻蝕所述隔離材料層，在所述凹槽的兩側(cè)側(cè)壁上形成隔離層。

可選的，隔離層的材料為二氧化硅，所述隔離層的厚度為8～20納米。可選的，所述外延硅層的形成工藝為原位摻雜選擇性外延工藝。

可選的，所述第一雜質(zhì)離子的導(dǎo)電類型為P型，第二雜質(zhì)離子的導(dǎo)電類型為N型，浮置擴散區(qū)中摻雜的雜質(zhì)離子的導(dǎo)電類型為N型。