[發明專利]LDMOS晶體管結構及其形成方法在審
| 申請號: | 201310460481.X | 申請日: | 2013-09-29 |
| 公開(公告)號: | CN104517848A | 公開(公告)日: | 2015-04-15 |
| 發明(設計)人: | 魏琰;宋化龍 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/762;H01L21/28;H01L21/8234;H01L29/40;H01L29/06;H01L29/78;H01L27/088 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | ldmos 晶體管 結構 及其 形成 方法 | ||
技術領域
本發明涉及半導體領域,特別涉及一種LDMOS晶體管結構及其形成方法。
背景技術
與常見的場效應晶體管相比,LDMOS(lateral?double-diffused?MOSFET)晶體管諸如增益、線性度、開關性能、散熱性能以及減少級數等器件特性方面具有明顯的優勢,因此得到了廣泛應用。
參考圖1,示出了現有技術中一種常見的LDMOS(橫向雙擴散金屬氧化物半導體)晶體管結構。此處以兩個相鄰的N型晶體管且兩個N型晶體管共用一個共漏極的情況進行說明。LDMOS晶體管結構包括:
P型的襯底01;
設置于所述P型的襯底01中的第一阱區02;
設置于所述P型的襯底01中的第二阱區03;
設置于第一阱區02與第二阱區03之間的N型漂移區04。
其中,第一阱區02內設有第一源區07,第二阱區03中設有第二源區08,所述N型漂移區04內設有兩個晶體管的共漏極09。所述N型漂移區04內靠近第一源區07的一側設有第一STI(Shallow?Trench?Isolation,淺溝槽隔離)結構05,靠近第二源區08的一側設有一個第二STI(Shallow?Trench?Isolation,淺溝槽隔離)結構06;
設置于所述P型的襯底01上的第一柵極10、第二柵極11,第一柵極位于晶體管的第一源區07、共漏極09之間,且第一柵極10沿P型的襯底01表面的方向上延伸至淺溝槽隔離結構05的上方,第二柵極11位于晶體管的第二源區08、共漏極09之間,且第二柵極11在沿P型的襯底01表面的方向上延伸至淺溝槽隔離結構06上方。
在兩個N型晶體管構成的上述LDMOS晶體管結構中,第一晶體管的主要功能部件包括:第一源區07、第一阱區02、第一柵極10、共漏極09、N型漂移區04、第一淺溝槽隔離結構05。第二晶體管的主要功能部件包括:第二源區08、第二阱區03、第二柵極11、共漏極09、N型漂移區04、第二淺溝槽隔離結構06,這樣兩個晶體管共用一個共漏極的設計有效減少了器件所占的面積。
擊穿電壓是LDMOS晶體管的一個重要的考量參數。為了增加上述LDMOS晶體管結構的擊穿電壓,本領域技術人員能想到的做法之一是增加STI結構在沿P型的襯底01表面的方向上的寬度尺寸,以使該結構能分擔高壓電路中更多的電壓,從而增加LDMOS晶體管的擊穿電壓。
但是,在增加淺溝槽隔離結構沿P型的襯底01表面的方向上尺寸的同時,晶體管所占的面積也增大了。
如何能在保證晶體管所占的面積不增大的同時提高LDMOS晶體管的擊穿電壓,成為本領域技術人員亟待解決的技術問題之一。
發明內容
本發明解決的問題是,提供一種LDMOS晶體管結構及其形成方法,用于在保證晶體管所占的面積不增大的同時,提高LDMOS晶體管的擊穿電壓。
為解決上述問題,本發明提供一種LDMOS晶體管結構的形成方法,包括以下步驟:
提供襯底;
在所述襯底中形成深溝槽;
在所述深溝槽的側壁上形成內襯層;
在深溝槽中填充半導體層;
對所述襯底進行摻雜形成漂移區,使所述漂移區的深度大于所述深溝槽的深度,以使所述內襯層和半導體層均位于所述漂移區的內部;
在所述漂移區兩側的襯底中分別形成第一阱區、第二阱區,所述第一阱區、第二阱區與所述漂移區相接;
在所述漂移區和所述第一阱區上形成第一柵極結構;在所述漂移區和所述第二阱區上形成第二柵極結構;所述第一柵極結構和第二柵極結構能露出所述半導體層;
在第一柵極結構和第二柵極結構露出的半導體層中形成共漏極;
在第一柵極結構露出的第一阱區中形成第一源極,在第二柵極結構露出的第二阱區中形成第二源極。
可選的,形成所述深溝槽的過程包括:
在所述襯底上形成硬掩模層;
在所述硬掩模層上形成圖形化的第一光刻膠層,以所述圖形化的第一光刻膠層為掩模,對所述硬掩模層進行刻蝕,形成圖形化的硬掩模層;
再以所述圖形化的硬掩模層為掩模,對所述襯底進行刻蝕,形成所述深溝槽。
可選的,形成所述深溝槽側壁的內襯層的過程包括:
用熱氧化法在所述深溝槽的底部、側壁及襯底表面形成一層內襯層;
去除所述襯底表面以及所述深溝槽底部的內襯層,使深溝槽底部暴露出所述襯底。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司;,未經中芯國際集成電路制造(上海)有限公司;許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310460481.X/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





