[發明專利]一種電路板阻抗線補償方法及裝置

有效

• 申請號: 201310460479.2
• 申請日: 2013-09-25
• 公開（公告）號: CN104470212B
• 公開（公告）日: 2017-10-31
• 發明（設計）人: 卓麗卿
• 申請（專利權）人: 珠海方正科技高密電子有限公司;北大方正集團有限公司;方正信息產業控股有限公司
• 主分類號: H05K3/00
• 分類號: H05K3/00;H05K1/02
• 代理公司: 北京友聯知識產權代理事務所(普通合伙)11343
• 代理人: 梁朝玉,尚志峰

1.一種電路板阻抗線補償方法，其特征在于，包括以下步驟：

步驟202，根據電路板每一阻抗線特性阻抗值、所述電路板的介質厚度、面銅厚度以及介電常數，計算出與每一所述特性阻抗值相對應的每一阻抗線的線寬；

步驟204，根據所述電路板的面銅厚度及計算出的每一所述阻抗線的線寬，獲得每一所述阻抗線的線寬補償值；

步驟206，根據獲得的每一所述阻抗線的線寬補償值對所述電路板的每一阻抗線進行補償；

所述步驟204包括以下步驟：

步驟2042，將計算出的全部所述阻抗線的線寬進行分組，相同線寬的所述阻抗線為一組；

步驟2044，每組所述阻抗線，根據所述電路板的面銅厚度、相鄰兩所述阻抗線之間的實際線間距及所述電路板的焊盤類型，分別獲得每一所述阻抗線的線寬補償值。

2.根據權利要求1所述的電路板阻抗線補償方法，其特征在于，

在步驟2044中，在每組所述阻抗線中，相鄰兩所述阻抗線之間的實際線間距不小于該組阻抗線的線寬。

3.根據權利要求2所述的電路板阻抗線補償方法，其特征在于，所述步驟204還包括：

步驟2046，根據獲得的每一所述阻抗線的線寬補償值，繪制所述電路板阻抗線的補償效果圖。

4.根據權利要求1至3中任一項所述的電路板阻抗線補償方法，其特征在于，

所述阻抗線包括密集排線、密集排線邊緣線、獨立線、球型陣列結構電路板的夾線及空曠區線。

5.根據權利要求4所述的電路板阻抗線補償方法，其特征在于，

所述阻抗線的線寬小于等于60μm。

6.一種電路板阻抗線補償裝置，可用于線寬小于等于60μm的阻抗線的補償，其特征在于，包括：

計算單元，所述計算單元根據電路板每一阻抗線特性阻抗值、所述電路板的介質厚度、面銅厚度以及介電常數，計算出與每一所述特性阻抗值相對應的每一所述阻抗線的線寬，并將計算出的每一所述阻抗線的線寬值輸出；

處理單元，所述處理單元可接收所述計算單元輸出的每一所述阻抗線的線寬值，并根據所述電路板的面銅厚度和接收到的每一所述阻抗線的線寬值，產生并輸出每一所述阻抗線的線寬補償值；及

執行單元，所述執行單元根據所述處理單元輸出的每一所述阻抗線的線寬補償值對所述電路板的每一所述阻抗線進行補償；

所述處理單元具體處理過程為：

將接收到的全部所述阻抗線的線寬進行分組，相同線寬的所述阻抗線為一組；每組所述阻抗線，根據所述電路板的面銅厚度、相鄰兩所述阻抗線之間的實際線間距及所述電路板的焊盤類型，分別產生并輸出每一所述阻抗線的線寬補償值。

7.根據權利要求6所述的電路板阻抗線補償裝置，其特征在于，

在每組所述阻抗線中，相鄰兩所述阻抗線之間的實際線間距不小于該組阻抗線的線寬。

8.根據權利要求6或7所述的電路板阻抗線補償裝置，其特征在于，還包括：

繪圖單元，所述繪圖單元可根據所述處理單元輸出的每一所述阻抗線的線寬補償值，繪制所述電路板阻抗線的補償效果圖。