[發明專利]電子裝置與用于電子裝置的控制方法

有效

• 申請號: 201310456438.6
• 申請日: 2013-09-29
• 公開（公告）號: CN104517625B
• 公開（公告）日: 2017-07-28
• 發明（設計）人: 黃勝國
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京康信知識產權代理有限責任公司11240
• 代理人: 余剛,吳孟秋

技術領域

本發明是有關于一種電子裝置以及一種用于該電子裝置的控制方法，特別是有關于可消除輸入毛刺（glitch）的一種電子裝置以及一種用于該電子裝置的控制方法。

背景技術

為了提升同步動態隨機存取存儲器（synchronous dynamic random access memory，SDRAM）寫入/讀取數據的速度，發展出第三代雙倍速數據傳輸（Double Data Rate Three，DDR3）技術的應用。應用此技術的隨機存取存儲器即第三代雙倍速同步動態隨機存取存儲器（Double Data Rate Three Synchronous Dynamic Random Access Memory，DDR3 SDRAM）。

圖1所示是傳統的第三代雙倍速同步動態隨機存取存儲器的頻率信號CLK、第一數據選通信號DQS、第二數據選通信號DQS#、輸入數據選通信號DQS_input、輸入使能數據選通信號DQS_input enable以及輸入芯片數據選通信號DQS_input chip的信號時序圖。如圖1所示，傳統的第三代雙倍速同步動態隨機存取存儲器在進行一讀取操作時（例如在圖1中的時間區間T0～T3），第一數據選通信號DQS以及第二數據選通信號DQS#會先將片內終結電阻器（On-Die Termination，ODT）打開，使得第一數據選通信號DQS以及第二數據選通信號DQS#都停留在1/2VDD的電平，由于第一數據選通信號DQS以及第二數據選通信號DQS#是一組差分信號（differential signal），當第一數據選通信號DQS以及第二數據選通信號DQS#具有相同電平時會造成毛刺（glitch），而輸入使能數據選通信號DQS_input enable的開關時間的不確定性又會造成輸入毛刺，所以傳統的第三代雙倍速同步動態隨機存取存儲器會因為毛刺（glitch）而有獲取錯數據的問題。

發明內容

有鑒于此，本發明的主要目的在于提供一種電子裝置以及一種用于該電子裝置的控制方法，其可消除毛刺（glitch），并且避免輸入毛刺造成獲取錯數據的問題。

根據本發明的權利要求，其披露了一種電子裝置，該電子裝置包含有：一存儲器單元、一金屬墊以及一控制單元。該金屬墊耦接于該存儲器單元，并且用于接收一第一信號與一第二信號；該控制單元耦接于該金屬墊，并且用于在一特定時間區間產生一控制信號以控制該金屬墊所接收的該第一信號與該第二信號，并且在該特定時間區間將該第一信號的電平上拉以及將該第二信號的電平下拉，以使該第一信號與該第二信號具有一電壓差。

根據本發明的權利要求，其披露了一種用于一電子裝置的控制方法，該電子裝置包含有一存儲器單元，該控制方法包含有：利用耦接于該存儲器單元的一金屬墊來接收一第一信號與一第二信號；以及利用耦接于該金屬墊的一控制單元在一特定時間區間產生一控制信號以控制該金屬墊所接收的該第一信號與該第二信號，并且在該特定時間區間將該第一信號的電平上拉以及將該第二信號的電平下拉，以使該第一信號與該第二信號具有一電壓差。

綜上所述，與先前技術相比，由于本發明所披露的電子裝置以及用于該電子裝置的控制方法可在該特定時間區間使該第一信號與該第二信號具有一電壓差，所以本發明可以消除毛刺，并且避免輸入毛刺造成獲取錯數據的問題。

附圖說明

圖1所示是傳統的第三代雙倍速同步動態隨機存取存儲器的頻率信號CLK、第一數據選通信號DQS、第二數據選通信號DQS#、輸入數據選通信號DQS_input、輸入使能數據選通信號DQS_input enable以及輸入芯片數據選通信號DQS_input chip的信號時序圖。

圖2所示是依據本發明的一實施方式的電子裝置的簡化的方框示意圖。

圖3所示是本發明的電子裝置的頻率信號CLK、第一數據選通信號DQS、第二數據選通信號DQS#、輸入數據選通信號DQS_input、輸入使能數據選通信號DQS_input enable以及輸入芯片數據選通信號DQS_input chip的信號時序圖。

[圖的符號簡單說明]：

200：電子裝置

202：存儲器單元

204：金屬墊

206：控制單元

具體實施方式