[發明專利]一種溝道寬度可控的石墨烯納米帶Fin-FET器件及其制備方法

有效

• 申請號: 201310454949.4
• 申請日: 2013-09-28
• 公開（公告）號: CN103500761A
• 公開（公告）日: 2014-01-08
• 發明（設計）人: 孫清清;戴亞偉;王鵬飛;張衛;周鵬
• 申請（專利權）人: 復旦大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于石墨烯納米器件技術領域，具體涉及一種溝道寬度可控的石墨烯納米帶Fin-FET器件及其制備方法。

背景技術

隨著半導體器件尺寸進一步等比例縮小，傳統的硅基器件將達到尺寸的極限。半導體業界對適應器件小型化的材料與工藝進行了一系列研究和探索。其中石墨烯由于其出色的機械強度和楊氏模量，非常高的電、熱導率，以及固有的高遷移率特性等受到業界科研工作者的廣泛關注。

石墨烯是一種零帶隙的二維材料，而早在2006年，Y.-W.?Son提出了通過制作極窄的石墨烯帶給石墨烯引入帶隙的理論。P.?Kim等通過實驗驗證了當石墨烯納米帶寬度小于20nm時，石墨烯的帶隙會打開，這為石墨烯能夠應用于電子器件提供了基礎。

由于石墨烯納米材料的尺寸對于其電學性能和應用有著決定性的作用，因而實現對石墨烯納米材料的尺寸的有效控制具有非常重要的意義。要制備出窄溝道寬度的石墨烯納米帶Fin-FET器件，傳統的方法包括電子束光刻和掃描隧道顯微鏡（STM）光刻，但存在耗時、費用昂貴、產率低等諸多不足。目前比較新穎的方法包括離心剝離、等離子體刻蝕和利用硅納米線作為刻蝕掩膜版等，但實現大面積制備尺寸可控的石墨烯納米材料仍然是一個巨大的挑戰。

發明內容

本發明的目的在于提供一種工藝簡單，且適合于大面積制備的溝道寬度可控的石墨烯納米帶Fin-FET器件及其制備方法。

本發明提供的溝道寬度可控的石墨烯納米帶Fin-FET器件，包括：

由硅/二氧化硅材料組成的襯底；

位于上述襯底之上的轉移石墨烯層；

位于所述轉移石墨烯層之上的源/漏電極；

位于轉移石墨烯層之上的柵介質層；

位于柵介質層之上的柵電極。

本發明還提供上述溝道寬度可控的石墨烯納米帶Fin-FET器件的制備方法，采用原子層淀積側墻轉移技術以及電子束套刻技術，具體步驟為：

（1）在石墨烯/二氧化硅/硅的樣品上懸涂150-250?nm聚甲基丙烯酸甲酯（PMMA）,電子束曝光出對準標記以及Fin-FET的源（S）/漏（D）電極；電子束蒸發Ti/Au，lift-off工藝剝離；

（2）在石墨烯/二氧化硅/硅的樣品上，再依次旋涂40-60?nm聚乙烯醇（PVA）和15-30?nm?PMMA，利用電子束套刻，在其上曝光出長8-15?um、寬度為450-600?nm的百納米級線條陣列；

（3）原子層淀積介質薄膜，采用這種工藝生長的薄膜均勻性和可重復性好，并且可以通過改變淀積的周期數非常精確地控制薄膜的厚度。由于需要獲得較小線寬的石墨烯納米帶結構，所以原子層淀積介質薄膜的厚度控制在10nm以內；

（4）等離子體刻蝕工藝刻蝕金屬氧化物，留下原子層淀積薄膜側墻；

（5）以原子層淀積的側墻作為硬掩膜保護下方的石墨烯納米帶結構，O2等離子體刻蝕PVA和石墨烯層，放入水中去除PVA和側墻；

（6）原子層淀積一層high-k柵介質，在樣品上懸涂150-250?nm?PMMA，利用電子束套準工藝以及電子束蒸發工藝獲得頂柵結構，最終得到石墨烯納米帶Fin-FET器件結構。

本發明中，石墨烯/二氧化硅/硅的樣品是由石墨烯在銅箔上生長后轉移到硅/二氧化硅襯底上而獲得；源/漏電極材料為Cr/Au或者Ti/Au等金屬材料。

?本發明中，所述介質薄膜的生長采用低溫原子層淀積技術，其具體步驟包括多個循環生長周期，對于每個生長周期，交替脈沖式地通入金屬有機源和另一種氣體或者液體源，并進行兩次吹洗以保證自限制生長，通過控制生長不同的循環周期數，可以最終獲得所需厚度薄膜。所述的介質薄膜材料可以是Al₂O₃，HfO₂，ZrO₂，TiO₂等。

本發明所提出的利用原子層淀積側墻轉移技術以及電子束套刻技術制備溝道寬度可控的石墨烯納米帶Fin-FET器件的方法優點為：

1.該方法簡單、有效、節約原材料成本，通過控制原子層淀積的生長周期數精確控制石墨烯納米帶的線寬，能夠實現溝道寬度可控的石墨烯納米帶Fin-FET器件的大面積制備。

2.在進行側墻轉移步驟時，采用光刻膠（聚甲基丙烯酸甲酯，PMMA）/聚乙烯醇（PVA）雙層掩模結構，避免了膠與襯底的直接接觸，而且易于去膠。將RIE處理后的PVA用于側墻轉移，減少了一步刻蝕步驟和一步去膠步驟。

附圖說明