[發明專利]半導體裝置及其驅動方法

在審

• 申請號: 201310454639.2
• 申請日: 2013-09-29
• 公開（公告）號: CN103855205A
• 公開（公告）日: 2014-06-11
• 發明（設計）人: 齊藤保幸
• 申請（專利權）人: 三墾電氣株式會社
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/78;H01L29/06
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;黃綸偉

技術領域

本發明涉及半導體裝置，尤其是涉及能夠以大電流進行開關動作的半導體裝置的結構。此外，涉及使該電流從截止狀態變成導通狀態的驅動方法。

背景技術

近年來，作為開關元件，使用了能夠以大電流進行驅動的功率MOSFET（Metal?Oxide?Semiconductor?Field?Effect?Transistor：金屬氧化物半導體場效應晶體管）、絕緣柵雙極晶體管（Insulated?Gate?Bipolar?Transistor：下面，簡稱為IGBT）。

在這些功率半導體元件中，利用柵電壓控制工作電流的導通/截止。在功率MOSFET中，該工作電流為源極/漏極間的電流，在IGBT中，除了與功率MOSFET相同的動作之外，還同時進行雙極晶體管的動作，該工作電流流過發射極-集電極之間。

圖15是示出現有IGBT的結構的一例的剖視圖。該IGBT是在形成于半導體襯底的槽（溝槽）中形成有柵極的溝槽柵型元件。在圖15中，在該半導體襯底80中，在作為集電極區域的p⁺層（第4半導體區域）81上，依次形成有作為緩沖區域的n⁺層82、作為漂移區域的n^-層（第1半導體區域）83、蓄積電荷（載流子）的n^-層（蓄積層）84、作為基極區域的p^-層（第2半導體區域）85。在半導體襯底80的表面側，形成有貫穿p^-層85的槽（溝槽）86。槽86在與圖15的紙面垂直的方向上延伸，并排地形成有多個。在槽86的內面（兩側面），均勻地形成有氧化膜（柵絕緣膜）87，并且柵電極88以嵌入槽86的方式形成。在半導體襯底80的表面側，在槽86的兩側形成有作為發射極區域的n⁺層89。在半導體襯底80的背面的整個面上，以與p⁺層（集電極區域）81接觸的方式形成有集電極電極（背面電極）90。在半導體襯底80的表面形成有發射極電極（公共電極）91。其中，在槽86的表面側，以覆蓋槽86的方式形成有層間絕緣膜92，因此，發射極電極91與n⁺層89和p^-層85的雙方接觸，與柵電極88絕緣。因此，對于每個槽86，由于施加給柵電極88的電壓，在槽86的側面的p^-層85中產生溝道，在n^-層83與n⁺層89之間作為n溝道的MOSFET進行動作。

在該MOSFET導通的情況下，除了作為通常的MOSFET的動作之外，由于從作為集電極層的p⁺層（第4半導體區域）81向作為漂移區域的n^-層83側注入了空穴，因此，在漂移區域中產生電導率調制，IGBT的導通電阻很小。因此，尤其是能夠流過大電流。此時，為了提高電導率調制的效果流過大電流，使空穴不易流過發射極電極91側是有效的。因此，在n^-層83上形成有n⁺層84，該n⁺層84作為容易蓄積空穴的電荷蓄積層發揮作用。根據上述方式，利用施加給柵電極88的電壓，能夠控制流過發射極電極91與集電極電極90之間的大電流的導通/截止。

如圖15所示，并排地形成有多個槽86及其周圍的結構，各柵電極88在圖示范圍外并聯連接。因此，按每個槽86而形成的IGBT全部并聯連接，因而能夠使大電流流過發射極電極（公共電極）91-集電極電極（背面電極）90之間，能夠利用施加給柵電極88的電壓控制其導通/截止。

此外，如專利文獻1所記載的那樣，不需要統一全部槽中（或者其周圍）的結構，可對每個槽采用多種結構來進行優化。例如，在圖15的結構中，構成為與全部槽86對應地形成n⁺層89，在全部槽86中形成溝道，但是有時也如專利文獻1的圖23等所記載的那樣，形成未形成與槽86對應的n⁺層89的槽（虛擬溝槽）。在該情況下，虛擬溝槽自身不作為產生MOSFET的溝道的柵極發揮作用，但是通過設置虛擬溝槽，得到提高耐壓、提高負載短路耐受量等效果。

圖16是示出這樣的結構的一例的剖視圖。在圖16中，在從左側起第2個槽86、第4個槽86的周圍，未形成n⁺層89，在該部分中形成有槽86等，但是不產生溝道。此外，這樣的結構不限于IGBT，對于在柵極周邊具有相同結構的功率MOSFET，也起到相同的效果。