[發(fā)明專利]一種印制電路板級傳導(dǎo)電磁干擾建模的系統(tǒng)和方法

有效

• 申請?zhí)枺?/td>: 201310449455.7
• 申請日: 2013-09-27
• 公開（公告）號: CN103488840A
• 公開（公告）日: 2014-01-01
• 發(fā)明（設(shè)計）人: 肖文靜;唐健;王多平;邊曉光
• 申請（專利權(quán)）人: 中國東方電氣集團有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50;G06F9/455;G06F19/00
• 代理公司: 成都天嘉專利事務(wù)所(普通合伙) 51211
• 代理人: 張新

技術(shù)領(lǐng)域

本發(fā)明涉及電磁兼容領(lǐng)域，具體是指一種對印制電路板級電磁兼容中傳導(dǎo)電磁干擾的幅度和頻率進行建模分析和量化預(yù)測的系統(tǒng)和方法。

背景技術(shù)

根據(jù)國家標(biāo)準(zhǔn)?GB/T4365?電磁兼容(electromagnetic?compatibility，EMC)術(shù)語中的定義，電磁兼容是指設(shè)備或系統(tǒng)在其電磁環(huán)境中能正常工作且不對該環(huán)境中任何事物構(gòu)成不能承受的電磁騷擾的能力。電磁兼容包括電磁干擾（EMI）和電磁敏感度（EMS）兩個方面。

電磁干擾（EMI）是電磁騷擾引起對設(shè)備、傳輸通道或系統(tǒng)性能的下降。電磁干擾（EMI）包括傳導(dǎo)干擾和輻射干擾兩部分，其中傳導(dǎo)干擾是指電子設(shè)備產(chǎn)生的干擾信號通過導(dǎo)電介質(zhì)或公共電源線互相產(chǎn)生干擾；輻射干擾是指電子設(shè)備通過空間耦合把干擾信號傳給另一個電網(wǎng)絡(luò)或電子設(shè)備。

印制電路板（Printed?Circuit?Board,?PCB）是電力電子系統(tǒng)的基本組成部分，其板級電磁兼容性直接影響整個系統(tǒng)的電磁兼容性能。

隨著電力電子系統(tǒng)拓撲和內(nèi)部結(jié)構(gòu)日趨復(fù)雜，其電磁兼容性問題也日益突出，其中印制電路板的傳導(dǎo)電磁干擾直接影響了整個系統(tǒng)的電磁兼容性能。目前在工程中，印制電路板的電磁兼容性設(shè)計一般采用工程經(jīng)驗方法，其傳導(dǎo)干擾數(shù)據(jù)都是在制板完成調(diào)試結(jié)束后獲取的。一旦出現(xiàn)電磁兼容問題，一般需要重新設(shè)計和制板，影響了研發(fā)周期和成本。

發(fā)明內(nèi)容

本發(fā)明為解決上述技術(shù)難題，提供了一種印制電路板級傳導(dǎo)電磁干擾建模的系統(tǒng)和方法，目的在于，在設(shè)計前期對印制電路板上關(guān)鍵線路的傳導(dǎo)電磁干擾頻率和幅度進行量化分析，找出電磁兼容性差的部分進行優(yōu)化設(shè)計，降低整個電路板的電磁干擾程度，從而可以降低研發(fā)周期和成本。

本發(fā)明的技術(shù)方案如下：

一種印制電路板級傳導(dǎo)電磁干擾建模的系統(tǒng)，其特征在于：包括干擾芯片有源和無源參數(shù)提取單元、干擾源模型參數(shù)提取單元、復(fù)雜傳輸線網(wǎng)絡(luò)參數(shù)提取單元、矩陣式負載參數(shù)提取單元、系統(tǒng)級模型仿真單元和傳導(dǎo)騷擾量化分析單元；

干擾芯片有源和無源參數(shù)提取單元用于將印制電路板上的電源模塊、關(guān)鍵干擾芯片、有源器件、無源器件分別等效為諧波噪聲模型、干擾源模型、有源電路模型和無源電路模型；

干擾源模型參數(shù)提取單元用于提取所述諧波噪聲模型和干擾源模型參數(shù)，根據(jù)諧波噪聲模型和干擾源模型的實際特性，構(gòu)建為等效噪聲源模型；

復(fù)雜傳輸線網(wǎng)絡(luò)參數(shù)提取單元通過計算和測試提取印制電路板中的阻抗參數(shù)，并利用該阻抗參數(shù)構(gòu)建多端口模型，得到傳輸線網(wǎng)絡(luò)多端口阻抗矩陣；????????????????????????????????????????????????，其中：Z₁₁?表示第一端口的自阻抗；Z₁₂?表示第一端口與第二端口的互阻抗；Z_1n?表示第一端口與第n端口的互阻抗；Z₂₁?表示第二端口與第一端口的互阻抗；Z₂₂?表示第二端口的自阻抗；Z_2n?表示第二端口與第n端口的互阻抗；Z_n1?表示第n端口與第一端口的互阻抗；Z_n2?表示第n端口與第二端口的互阻抗；Z_nn?表示第n端口的自阻抗；

矩陣式負載參數(shù)提取單元用于將電路板上非關(guān)鍵干擾電路等效為多節(jié)點矩陣式負載模型，并進行模塊化封裝；

系統(tǒng)級模型仿真單元用于將有源電路模型、無源電路模型、噪聲源模型、傳輸線網(wǎng)絡(luò)多端口阻抗矩陣和多節(jié)點矩陣式負載模型通過電路原理組合起來，構(gòu)建電路仿真模型，從而得到線路上各節(jié)點處的噪聲電壓波形；

傳導(dǎo)騷擾量化分析單元用于將系統(tǒng)級模型仿真單元中得到的噪聲電壓波形轉(zhuǎn)換為噪聲電壓頻譜Vn?=?f1(frq)，并與實際采用的電磁兼容標(biāo)準(zhǔn)線Vref?=?f2(frq)比較，從而獲得實際電路板傳導(dǎo)電磁干擾超標(biāo)頻率段和各頻率點的噪聲電壓幅值超標(biāo)量dV?，dV=Vn?–?Vref；其中，Vn為各頻率點的噪聲電壓幅值，frq?為頻率，Vref?為各頻率點的噪聲電壓標(biāo)準(zhǔn)限值。若?dV?在全頻率段均小于0，則該電路板具有良好的傳導(dǎo)電磁干擾性能；若?dV在全頻率段有大于0的部分，則該電路板的傳導(dǎo)電磁干擾性仍需進一步優(yōu)化。