[發明專利]使用數字鎖定環的分門延遲調整

有效

• 申請號: 201310447285.9
• 申請日: 2013-09-27
• 公開（公告）號: CN103716043B
• 公開（公告）日: 2017-06-06
• 發明（設計）人: 朱寧;H·施巴塔
• 申請（專利權）人: 美國亞德諾半導體公司
• 主分類號: H03L7/08
• 分類號: H03L7/08;H03M1/12
• 代理公司: 中國國際貿易促進委員會專利商標事務所11038
• 代理人: 陳華成

技術領域

本發明大致涉及模擬至數字轉換器（ADC），特別涉及可控制供應至連續時間sigma-delta（CTSD）調制器的時鐘上的時間延遲的方法和裝置。

背景技術

隨著半導體技術的進步，深亞微米或納米技術的出現允許模擬設計者設計出比以往更快的晶體管，從而使得可實施高速電路和系統。在CTSD調制器的情況下，更精細幾何尺寸（如65nm）的晶體管允許多GHz的采樣時鐘頻率。由于這個原因，ADC可處理的輸入信號帶寬也急劇提高，其可引入對時鐘偏差的額外敏感度。

圖1是CTSD調制器10，其包括輸入終端12、求和模塊14、回路濾波器16、閃速模擬至數字轉換器（flash）18、可選延遲鎖定環（DLL）20、數字至模擬轉換器（DAC）22和輸出終端24，其中求和模塊14可以是回路濾波器16的部分。輸入終端12接收模擬信號，CTSD調制器10在輸出終端24處將所述模擬信號轉換成數字信號。參考圖1，調制器ADC10包括從輸入終端12至輸出終端24的前向信號路徑，其包括串聯連接的求和模塊14、回路濾波器16和ADC18和從輸出終端24至輸入終端12的反饋信號路徑，其包括DAC22。DLL20接收時鐘信號并將對齊的時鐘輸出至ADC18和DAC22以驅動兩個模塊。求和模塊14被配置為減法器，其從輸入信號減去DAC22的輸出以產生饋送至回路濾波器16的輸入的殘差信號。回路濾波器16可以是低通濾波器或帶通濾波器以平滑ADC18可在輸出終端24處轉換成數字輸出的殘差信號。將數字輸出饋送至DAC22的輸入，DAC22的輸入將數字輸出轉換成模擬形式以與輸入信號進行比較。

兩個主要電路模塊（ADC18和DAC22）由從DLL20產生的時鐘驅動。在操作期間，饋送至ADC18和DAC22的時鐘可包括時間差。例如，參考圖1，ADC18可在時刻26或第一時鐘周期的上升沿執行信號采樣，而DAC22可在始于跟隨第一時鐘周期的第二時鐘周期的上升沿的時間段28上執行數字至模擬轉換。理想地，時刻26和時間段28的開端應同時發生。然而，實際上，這兩者之間可能存在時間差，這可能在頻域中引入相移。相移可能不利于包含在反饋路徑中的高階回路濾波器16的穩定性。

因此，在將CTSD調制器交付給客戶之前，可調諧這兩個主要模塊之間的時鐘偏差以校正或補償高階效應。至ADC18的時鐘可被延遲或提前以匹配至DAC22的時鐘。延遲至ADC18的時鐘使CTSD調制器10的噪聲傳遞函數（NTF）變平，而提前時鐘將降低ADC18的元穩定性。因此，期望ACD18與DAC22之間的時間差可被微調至時鐘周期的幾個百分比的程度。例如，對于某些應用，延遲需低于5ps，這比簡單反相器可實現的更精細或更短。對于更快的CTSD轉換器，分門延遲調整的能力是非常重要的。

當前技術使用相位內插來產生分門延遲。圖2圖示使用相位內插來產生分門延遲的DLL。DLL30包括延遲線32，其包括相位內插器34、相位鎖定元件42（其包括相位頻率檢測器36、電荷泵38和回路濾波器40）、DAC脈沖驅動器44和閃速時鐘驅動器46。此外，DLL30包括多個多路復用器48、50。為了克服由制造引起的分門延遲變化，通常使用供電電壓和操作溫度變化（PVT）、封閉環（DLL）。參考圖2，將源時鐘供應至延遲線32，其中相位內插電路34可在兩個時鐘輸出之間產生延遲。封閉環鎖定虛擬多路復用器50的輸入時鐘和輸出。實際上，因為DAC22需要具有較少抖動的精準時鐘，所以第一時鐘輸出經過虛擬多路復用器50且供應至相位鎖定元件42，此處第一時鐘輸出與源時鐘在供應至DAC脈沖驅動器44之前被相位鎖定。在相位鎖定元件42中，相位頻率檢測器36檢測源時鐘與虛擬多路復用器50的輸出之間的相位和頻率差。電荷泵38將相位差轉換成電壓信號，其被回路濾波器40低通濾波。從回路濾波器40的輸出是饋送回至延遲線32（包括延遲元件）的控制電壓。DAC驅動器44將時鐘信號供應至DAC22。從延遲線32的第二時鐘輸出包括由相位內插器34產生的多個延遲線。這些延遲線供應至由數字輸入控制的多路復用器48。通過調整數字輸入，將具有不同相位延遲量的第二時鐘輸出供應至驅動ADC18的閃速ADC時鐘驅動器46。

為了實現由相位內插器34產生的不同相位延遲，需要許多級多路復用器。可調整的范圍越寬且時間分辨率越精細，則需要越多的多路復用器。然而，多路復用器需彼此匹配。因此，CTSD調制器中的多個多路復用器增加了電路設計的難度。

納米電路的另一挑戰是低電壓供電，其對于某些設計可低達1V。

附圖說明