[發明專利]壓控振蕩器

有效

• 申請號: 201310444830.9
• 申請日: 2013-09-26
• 公開（公告）號: CN103475366B
• 公開（公告）日: 2016-11-16
• 發明（設計）人: 黃從朝
• 申請（專利權）人: 昆山銳芯微電子有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳靖靚;駱蘇華

技術領域

本發明涉及集成電路技術領域，特別涉及一種壓控振蕩器。

背景技術

壓控振蕩器（VCO，voltage-controlled?oscillator）是鎖相環（PLL，phase?locked?loop）的主要組成模塊之一，其作用是在低通濾波器輸出的控制電壓的控制下，調節振蕩器的振蕩頻率，使振蕩器輸出頻率隨控制電壓的變化而線性變化的周期信號。

圖1是現有的一種壓控振蕩器的電路圖。參考圖1，所述壓控振蕩器包括：輸入PMOS管mp0、電流鏡電路11、全差分環形振蕩器12、差分轉單端電路comp、尾電流源MOS管mi。

具體地，所述輸入PMOS管mp0的柵極適于輸入控制電壓vc，將所述控制電壓vc轉換為控制電流。在鎖相環系統中，所述控制電壓vc由低通濾波器產生。

所述電流鏡電路11包括參考晶體管mr、鏡像晶體管mm和參考電流源I0。所述電流鏡電路11適于對所述參考電流源I0提供的電流進行鏡像，產生所述全差分環形振蕩器12的工作電流。

所述全差分環形振蕩器12包括三個串接的反相器inv1、inv2和inv3，前一級反相器的反相輸出端von連接后一級反相器的同相輸入端inp，前一級反相器的同相輸出端vop連接后一級反相器的反相輸入端inn。第一級反相器的反相輸入端inn連接最后一級反相器的同相輸出端vop，第一級反相器的同相輸入端inp連接最后一級反相器的反相輸出端von。

每級反相器的正電源端vp相連并作為所述全差分環形振蕩器12的正電源端vpp，每級反相器的負電源端vn相連并作為所述全差分環形振蕩器12的負電源端vnn。所述輸入PMOS管mp0的源極和所述電流鏡電路11的輸出端（即所述鏡像晶體管mm的漏極）均與所述全差分環形振蕩器12的正電源端vpp相連，所述尾電流源MOS管mi的源極與所述全差分環形振蕩器12的負電源端vnn相連。

所述全差分環形振蕩器12為電流控制的環形振蕩器，在所述控制電流的控制下，輸出一定頻率的差分信號。

所述差分轉單端電路comp的同相輸入端inp連接最后一級反相器的反相輸出端von，所述差分轉單端電路comp的反相輸入端inn連接最后一級反相器的同相輸出端vop。所述差分轉單端電路comp適于對所述全差分環形振蕩器12輸出的差分信號進行轉換，由輸出端vo輸出一定頻率的周期信號。

所述輸入PMOS管mp0和所述鏡像晶體管mm組成源極跟隨器，當所述控制電壓vc上升時，所述輸入PMOS管mp0的源極和柵極之間的壓差減小，流過所述輸入PMOS管mp0的電流減小，使得所述全差分環形振蕩器12的工作電流增大，即流過三個反相器的電流增大，從而使所述壓控振蕩器的輸出信號的頻率上升。

所述尾電流源MOS管mi能夠限制所述全差分環形振蕩器12的工作電流。若所述全差分環形振蕩器12的負電源端vnn直接接地，當所述控制電壓vc增大到0.8V以上時，所述全差分環形振蕩器12的正電源端vpp與地之間的大壓差使得所述電流鏡單元11提供的電流全部從三個反相器流走，同時所述輸入PMOS管mp0的柵源電壓逐漸減小，從所述輸入PMOS管mp0流走的電流為零，導致輸出信號的頻率不受所述控制電壓vc的控制，所述控制電壓vc損失了一半的變化范圍。

為了提高壓控振蕩器的振蕩頻率以及降低功耗，PLL的工作電壓越來越低，相應的設計制造平臺從0.5μm工藝縮小到0.13μm或0.11μm工藝直至更小。在0.18μm工藝平臺下，電路工作電壓為1.8V，圖1所示的壓控振蕩器能可靠地工作在1GHz以內。然而，當工作電壓從1.8V降到1.5V時，所述電流鏡電路11輸出的電流受到限制，導致所述全差分環形振蕩器12的工作電流受到限制，在較差的工藝角（例如SS工藝角）下，振蕩頻率難以超過500MHz。

更多關于壓控振蕩器的技術方案可以參考公開號為US6304149B1、發明名稱為Ring?Oscillator?VCO?Using?a?Differential?Delay?Stage（使用差分延遲級的環形壓控振蕩器）的美國專利申請文件。

發明內容

本發明解決的是現有的壓控振蕩器工作在低電源電壓下輸出信號的頻率較低的問題。