[發(fā)明專(zhuān)利]半導(dǎo)體測(cè)試結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201310442521.8
• 申請(qǐng)日: 2013-09-24
• 公開(kāi)（公告）號(hào): CN104465617B
• 公開(kāi)（公告）日: 2017-07-14
• 發(fā)明（設(shè)計(jì)）人: 甘正浩;馮軍宏
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類(lèi)號(hào): H01L23/544
• 分類(lèi)號(hào): H01L23/544;G01R31/26
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體測(cè)試領(lǐng)域，特別涉及一種半導(dǎo)體測(cè)試結(jié)構(gòu)。

背景技術(shù)

在集成電路系統(tǒng)中，電路設(shè)計(jì)人員有時(shí)需要對(duì)系統(tǒng)中的部分電路做電流-電壓關(guān)系的詳細(xì)分析，此時(shí)需要做晶體管級(jí)仿真，建立元器件模型。所述晶體管級(jí)仿真通常是對(duì)最基本的元器件例如單個(gè)MOS晶體管進(jìn)行電流-電壓關(guān)系的測(cè)試，從而為晶體管級(jí)仿真、建立元器件模型提供數(shù)據(jù)支持。

為了精確地建立元器件的模型，希望能測(cè)得的數(shù)據(jù)越多越好，因此在一個(gè)測(cè)試模塊中希望能測(cè)得的元器件的數(shù)量越多越好。可是由于用于測(cè)試元器件電流-電壓關(guān)系的測(cè)試結(jié)構(gòu)的晶片面積總是有限的，因此，如何在有限的晶片面積上放置更多的待測(cè)試元器件，已成為業(yè)界亟需解決的問(wèn)題。

請(qǐng)參考圖1，為現(xiàn)有技術(shù)中一種測(cè)試結(jié)構(gòu)的結(jié)構(gòu)示意圖，所述測(cè)試結(jié)構(gòu)包括8個(gè)MOS晶體管和25個(gè)接觸焊盤(pán)，所述8個(gè)MOS晶體管對(duì)應(yīng)的襯底與一個(gè)接觸焊盤(pán)電學(xué)連接，8個(gè)MOS晶體管對(duì)應(yīng)的柵極、源極和漏極與另外24個(gè)接觸焊盤(pán)電學(xué)連接。當(dāng)需要對(duì)其中一個(gè)MOS晶體管進(jìn)行測(cè)試時(shí)，對(duì)一個(gè)MOS晶體管相應(yīng)的四個(gè)接觸焊盤(pán)施加測(cè)試電壓，從而獲得對(duì)應(yīng)的MOS晶體管的電學(xué)參數(shù)。但一個(gè)所述測(cè)試結(jié)構(gòu)只能對(duì)8個(gè)MOS晶體管進(jìn)行測(cè)試，只能獲得8組數(shù)據(jù)，晶片利用率不高。

發(fā)明內(nèi)容

本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體測(cè)試結(jié)構(gòu)，利用相同數(shù)量的測(cè)試焊盤(pán)能測(cè)試更多數(shù)量的MOS晶體管。

為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體測(cè)試結(jié)構(gòu)，包括：襯底，位于襯底上的若干個(gè)MOS晶體管和若干個(gè)測(cè)試焊盤(pán)；所述MOS晶體管包括位于襯底表面的柵極和位于柵極兩側(cè)的襯底內(nèi)的源極和漏極，將所述MOS晶體管的柵極、源極和漏極的其中一個(gè)作為第一電極，另外兩個(gè)作為第二電極和第三電極；所述MOS晶體管的第一電極、第二電極和第三電極與測(cè)試焊盤(pán)電學(xué)連接，一個(gè)測(cè)試焊盤(pán)至少與一個(gè)MOS晶體管的第一電極、第二電極或第三電極電學(xué)連接，且一個(gè)MOS晶體管的第一電極、第二電極或第三電極連接的測(cè)試焊盤(pán)與其他任意一個(gè)MOS晶體管的第一電極、第二電極或第三電極電學(xué)連接的測(cè)試焊盤(pán)，所述兩者的測(cè)試焊盤(pán)最多只有一個(gè)共用。

可選的，所述MOS晶體管的數(shù)量大于或等于測(cè)試焊盤(pán)的數(shù)量。

可選的，所述半導(dǎo)體襯底與其中一個(gè)測(cè)試焊盤(pán)電學(xué)連接。

可選的，所述測(cè)試焊盤(pán)的數(shù)量為25個(gè)。

可選的，所述MOS晶體管的數(shù)量小于或等于64個(gè)。

可選的，所述MOS晶體管分為若干個(gè)部分，每一部分的MOS晶體管的數(shù)量小于或等于11個(gè)，每一部分的所有MOS晶體管的第一電極共用一個(gè)測(cè)試焊盤(pán)，不同部分的MOS晶體管的第一電極電學(xué)連接不同的測(cè)試焊盤(pán)，每一部分的所有MOS晶體管的第二電極、第三電極分別與其余不同的測(cè)試焊盤(pán)電學(xué)連接。

可選的，當(dāng)所述MOS晶體管的數(shù)量為64個(gè)時(shí)，所述64個(gè)MOS晶體管分為8個(gè)部分，第一部分包括11個(gè)MOS晶體管，第二部分和第三部分包括10個(gè)MOS晶體管，第四部分至第七部分包括8個(gè)MOS晶體管，第8部分包括1個(gè)MOS晶體管；所述第一部分11個(gè)MOS晶體管的第一電極共用第一測(cè)試焊盤(pán)，且第一部分11個(gè)MOS晶體管的第二電極、第三電極分別與第二測(cè)試焊盤(pán)至第二十三測(cè)試焊盤(pán)電學(xué)連接；所述第二部分10個(gè)MOS晶體管的第一電極共用第二測(cè)試焊盤(pán)，且第二部分10個(gè)MOS晶體管的第二電極、第三電極分別與第四測(cè)試焊盤(pán)至第二十三測(cè)試焊盤(pán)電學(xué)連接；所述第三部分10個(gè)MOS晶體管的第一電極共用第三測(cè)試焊盤(pán)，且第三部分10個(gè)MOS晶體管的第二電極、第三電極分別與第四測(cè)試焊盤(pán)至第二十三測(cè)試焊盤(pán)電學(xué)連接；所述第四部分8個(gè)MOS晶體管的第一電極共用第四測(cè)試焊盤(pán)，且第四部分8個(gè)MOS晶體管的第二電極、第三電極分別與第八測(cè)試焊盤(pán)至第二十三測(cè)試焊盤(pán)電學(xué)連接；所述第五部分8個(gè)MOS晶體管的第一電極共用第五測(cè)試焊盤(pán)，且第五部分8個(gè)MOS晶體管的第二電極、第三電極分別與第八測(cè)試焊盤(pán)至第二十三測(cè)試焊盤(pán)電學(xué)連接；所述第六部分8個(gè)MOS晶體管的第一電極共用第六測(cè)試焊盤(pán)，且第六部分8個(gè)MOS晶體管的第二電極、第三電極分別與第八測(cè)試焊盤(pán)至第二十三測(cè)試焊盤(pán)電學(xué)連接；所述第七部分8個(gè)MOS晶體管的第一電極共用第七測(cè)試焊盤(pán)，且第七部分8個(gè)MOS晶體管的第二電極、第三電極分別與第八測(cè)試焊盤(pán)至第二十三測(cè)試焊盤(pán)電學(xué)連接；所述第八部分的1個(gè)MOS晶體管的第一電極與第二十四測(cè)試焊盤(pán)相連接，且所述MOS晶體管的第二電極、第三電極分別與第八測(cè)試焊盤(pán)至第二十三測(cè)試焊盤(pán)中的其中兩個(gè)電學(xué)連接；所述64個(gè)MOS晶體管的襯底與第二十五測(cè)試焊盤(pán)電學(xué)連接。