[發明專利]一種高速極窄脈沖數字合成裝置

有效

• 申請號: 201310441566.3
• 申請日: 2013-09-25
• 公開（公告）號: CN103490749A
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 付在明;周文建;戴志堅;馬德坤;黃建國;田書林
• 申請（專利權）人: 電子科技大學
• 主分類號: H03K5/13
• 分類號: H03K5/13;H03K7/08
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 溫利平

1.一種高速極窄脈沖數字合成裝置，其特征在于，包括扇出電路（1），脈寬控制電路（2），第一脈寬銳化電路（3），第二脈寬銳化電路（4），脈沖波形合成電路（5）；

扇出電路（1）包括信號扇出器(U1)；

脈寬控制電路（2）包括可編程延遲線（U2）；

第一脈寬銳化電路（3）包括第一D觸發器（U4）和第一傳輸門（U3）；

第二脈寬銳化電路（4）包括第二D觸發器（U6）和第二傳輸門（U5）；

脈沖波形合成電路（5）包括第三D觸發器（U7）；

信號扇出器（U1）將輸入的數字脈沖信號S_IN扇出為上升沿信號S_L和下降沿信號S_T兩路初始同步的信號，上升沿信號S_L分別送入第一脈寬銳化路（3）中的第一傳輸門（U3）和第一D觸發器（U4）的CLK端，第一傳輸門（U3）的輸出信號S_L'送入第一D觸發器（U4）的CLR端，下降沿信號S_T直接送入可編程延遲線（U2），可編程延遲線（U2）的輸出信號S_T-D分別送入第二脈寬銳化電路（4）中的第二傳輸門（U5）和第二D觸發器（U6）的CLK端，第二傳輸門（U5）的輸出信號S_T-D'送入第二D觸發器（U6）的CLR端，第一D觸發器（U4）Q端的輸出信號S'_L送入第三D觸發器（U7）的CLK端，第二D觸發器（U6）Q端的輸出信號S'_T-D送入第三D觸發器（U7）的CLR端，再通過第三D觸發器（U7）Q端輸出可控極窄脈沖信號S_OUT；

第一D觸發器（U4）、第二D觸發器（U6）、第三D觸發器（U7）的D端均為高電平VCC。

2.根據權利要求1所述的高速極窄脈沖數字合成裝置，其特征在于，所述的可編程延遲線（U2）為數控可編程延遲線和模擬電平控制延遲線；數控可編程延遲線直接通過外圍電路提供延遲線控制數據，模擬電平控制延遲線先將外圍電路提供的延遲線控制數據通過數模轉換電路轉換后再提供延遲線控制數據。

3.根據權利要求1所述的高速極窄脈沖數字合成裝置，其特征在于，所述的脈寬控制電路控制脈沖波形合成電路輸出的可控極窄脈沖信號S_OUT的寬度。

4.根據權利要求1所述的高速極窄脈沖數字合成裝置，其特征在于，所述的脈寬銳化電路銳化后的脈沖寬度小于脈沖波形合成電路輸出的可控極窄脈沖信號S_OUT寬度。