[發明專利]MOS晶體管源漏形成方法

有效

• 申請號: 201310435686.2
• 申請日: 2013-09-23
• 公開（公告）號: CN104465382B
• 公開（公告）日: 2017-07-28
• 發明（設計）人: 趙猛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 屈蘅,李時云

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種MOS晶體管源漏形成方法。

背景技術

金屬-氧化物-半導體(Metal-Oxide-Semiconductor)結構的晶體管簡稱MOS晶體管?，F如今，MOS晶體管已經被廣泛地用于大部分的數字電路及部分模擬電路中。

MOS晶體管包括布置在襯底中的源極和漏極，以及布置在襯底上的位于源極和漏極之間的柵極。

圖1至圖3示意性地示出了根據現有技術的MOS晶體管源漏形成方法的各個步驟。

具體地說，如圖1至圖3所示，根據現有技術的MOS晶體管源漏形成方法包括：首先，在形成有柵極結構40（例如，柵極結構40包括柵極氧化層和多晶硅層）的硅片10中，在柵極結構40兩側分別形成源極輕摻雜區20和漏極輕摻雜區30（如圖1所示）；隨后，在柵極結構40兩側形成柵極側壁50（如圖2所示）；隨后，在形成柵極側壁50的柵極結構40兩側的硅片中分別形成源極區域60和漏極區域70（如圖3所示）。其中，例如，源極區域60和漏極區域70的截面為U形、sigma形或三角形。

但是，在根據現有技術的MOS晶體管源漏形成方法中，如圖3所示，形成源極區域60和漏極區域70之后剩下的殘留源極輕摻雜區21和殘留漏極輕摻雜區31變得相當小。而在很多應用中，僅僅留下很小部分的殘留源極輕摻雜區21 和殘留漏極輕摻雜區31是不期望的。

因此，希望能夠提供一種能夠在源極區域和漏極區域上方分別形成較大的源極輕摻雜區和漏極輕摻雜區的方案。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠在源極區域和漏極區域上方分別形成加大區域的源極輕摻雜區和漏極輕摻雜區的MOS晶體管源漏形成方法。

為了實現上述技術目的，根據本發明，提供了一種MOS晶體管源漏形成方法，其包括：在形成有柵極結構的硅片中，在柵極結構兩側分別形成源極輕摻雜區和漏極輕摻雜區；在柵極結構兩側形成柵極側壁；在形成柵極側壁的柵極結構兩側的硅片中分別形成源極區域和漏極區域；在柵極結構所在的層，在硅片上形成阻擋層；此后，去除柵極結構兩側的側壁，從而在柵極結構和阻擋層之間留下凹槽結構；利用柵極結構和阻擋層作為掩膜，對硅片進行離子注入，從而在硅片表面形成新源極輕摻雜區和新漏極輕摻雜區；在柵極結構和阻擋層之間留下凹槽結構中填充介質。

優選地，源極區域和漏極區域的截面為U形、sigma形或三角形。

優選地，源極區域和漏極區域的材料為SiGe或者SiC。

優選地，刻蝕阻擋層的材料為SiO2，SiON或SiN中的一種。

優選地，柵極側壁的材料為氮化硅。

優選地，對于NMOS，離子注入中注入的離子為As離子、P離子、N離子、C離子和Ge離子等中的一種或幾種。

優選地，對于PMOS，離子注入中注入的離子為BF2離子、In離子和B離子、N離子、C離子和Ge離子等中的一種或幾種。

優選地，柵極結構包括柵極氧化層和多晶硅層。

優選地，介質的材料與柵極側壁的材料相同。

優選地，介質的材料為氮化硅。

在根據本發明的MOS晶體管源漏形成方法中，在源極區域和漏極區域上方分別形成較大的新源極輕摻雜區和新漏極輕摻雜區，克服了原本的源極輕摻雜區及漏極輕摻雜區較小帶來的缺陷。

附圖說明

結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中：

圖1至圖3示意性地示出了根據現有技術的MOS晶體管源漏形成方法的各個步驟。

圖4至圖7示意性地示出了根據本發明優選實施例的MOS晶體管源漏形成方法的各個步驟。

需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。

具體實施方式

為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。

圖4至圖7示意性地示出了根據本發明優選實施例的MOS晶體管源漏形成方法的各個步驟。

具體地說，如圖1至圖7所示，根據本發明優選實施例的MOS晶體管源漏形成方法包括：