[發明專利]一種移位寄存器單元及柵極驅動電路

有效

• 申請號: 201310432095.X
• 申請日: 2013-09-22
• 公開（公告）號: CN103489484A
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 曹昆;吳仲遠;段立業
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28;G09G3/36
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

技術領域

本發明涉及液晶顯示技術領域，尤其涉及一種移位寄存器單元及柵極驅動電路。

背景技術

薄膜晶體管液晶顯示器（TFT-LCD）驅動器主要包括柵極驅動電路和數據驅動電路，其中，柵極驅動電路將輸入的時鐘信號通過移位寄存器單元轉換后加在液晶顯示面板的柵線上，柵極驅動電路可以與TFT形成具有相同工藝并與TFT一起同時形成在LCD面板上。柵極驅動電路包括具有多級的移位寄存器單元，每級均連接到相應的柵極線以輸出柵極驅動信號。柵極驅動電路的各級彼此相連，起始信號輸入至各級中的第一級并順序的將柵極驅動信號輸出至柵極線，其中當前級的輸入端連接到上一級的輸出端，并且下一級的輸出端連接到當前級的控制端。

在LCD面板設置上述結構的柵極驅動電路，目前柵極驅動電路設計中，一般通過設置下拉節點將非輸出行的輸出端子的電位拉低，但是，如果下拉節點長期處于直流高電平工作狀態，可能會導致相關的薄膜晶體管的閾值電壓發生漂移，影響降噪效果；如果下拉節點的電壓信號為交流信號，雖然可以降低閾值漂移造成的影響，但是交流信號在進行拉低時存在間隙，可能會發生輸出錯誤，進而產生讀寫錯誤。

發明內容

本發明實施例提供了一種移位寄存器單元及柵極驅動電路，用于抑制由于閾值電壓漂移和對輸出端子拉低存在間隙所導致的輸出錯誤，提高移位寄存器單元的穩定性。

本發明實施例提供的一種移位寄存器單元，所述移位寄存器單元包括輸入模塊、第一輸出模塊、下拉驅動模塊、下拉模塊和第一輸出放電模塊；其中，

所述輸入模塊，連接該移位寄存器單元的輸入信號端和第一時鐘信號輸入端，用于響應輸入信號和第一時鐘信號，將輸入信號提供給上拉節點，所述上拉節點為所述輸入模塊與所述第一輸出模塊的連接點；

所述第一輸出模塊，連接第二時鐘信號輸入端，用于響應所述上拉節點的電壓信號，將第二時鐘信號提供給第一輸出端子；

所述下拉驅動模塊，連接第一時鐘信號輸入端和第二時鐘信號輸入端，用于響應第一時鐘信號，將所述第一時鐘信號提供給第一下拉節點，響應于第二時鐘信號，將所述第二時鐘信號提供給第二下拉節點；響應于上拉節點的電壓信號，將第一低電壓信號提供給第一下拉節點和第二下拉節點；響應于第一下拉節點的電壓信號，將第一低電壓信號提供給第二下拉節點；以及響應于第二下拉節點的電壓信號，將第一低電壓信號提供給第一下拉節點；其中，所述第一下拉節點和第二下拉節點均為所述下拉驅動模塊與所述下模塊的連接點；

所述下拉模塊，用于響應第一下拉節點和第二下拉節點的電壓信號，將第一低電壓信號提供給上拉節點；

所述第一輸出放電單元，用于響應第一下拉節點和第二下拉節點的電壓信號，將第二低電壓信號提供給該移位寄存器單元的第一輸出端子；

其中，所述第一低電壓信號小于或等于第二低電壓信號。

所述移位寄存器單元中，下拉驅動模塊連接第一時鐘信號輸入端和第二時鐘信號輸入端，用于響應第一時鐘信號，將所述第一時鐘信號提供給第一下拉節點，響應于第二時鐘信號，將所述第二時鐘信號提供給第二下拉節點；響應于上拉節點的電壓信號，將第一低電壓信號提供給第一下拉節點和第二下拉節點；響應于第一下拉節點的電壓信號，將第一低電壓信號提供給第二下拉節點；以及響應于第二下拉節點的電壓信號，將第一低電壓信號提供給第一下拉節點；其中，所述第一下拉節點和第二下拉節點均為所述下拉驅動模塊與所述下模塊的連接點；在非輸出階段，所述第一下拉節點和第二節點的電壓信號均為交流信號有效抑制了由元件自身的閾值電壓的漂移導致的錯誤輸出，提高了降噪效果，同時，所述第一下拉節點和第二節點的電壓信號互補，使得在非輸出階段第一輸出放電模塊始終對第一輸出端子進行放電，克服了由于對第一輸出端子拉低存在間隙所導致的輸出錯誤。

較佳的，所述輸入模塊包括：

第一薄膜晶體管，其柵極與源極同時連接該移位寄存器單元的輸入信號端，漏極連接第二薄膜晶體管的源極；

第二薄膜晶體管，其柵極連接第一時鐘信號輸入端，漏極連接上拉節點。

通過所述第一薄膜晶體管和第二薄膜晶體管，將輸入信號提供給上拉節點，使得上拉節點的電位升高。

較佳的，所述第一輸出模塊包括：

第三薄膜晶體管，其柵極連接上拉節點，漏極連接第二時鐘信號輸入端，源極連接第一輸出端子；

電容，連接在上拉節點與第一輸出端子之間。