[發明專利]訪問同步動態隨機訪問存儲器的方法、裝置及系統

有效

• 申請號: 201310431777.9
• 申請日: 2013-09-18
• 公開（公告）號: CN104461956B
• 公開（公告）日: 2017-10-24
• 發明（設計）人: 孔超;劉曉宇;尤科劍;李力
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京同立鈞成知識產權代理有限公司11205
• 代理人: 劉芳

技術領域

本發明實施例涉及通信技術領域，尤其涉及一種訪問同步動態隨機訪問存儲器的方法、裝置及系統。

背景技術

第三代雙倍數據率（double-data-rate three，簡稱：DDR3）同步動態隨機訪問存儲器（synchronous dynamic random access memory，簡稱：DDR3SDRAM）作為目前廣泛應用的外部存儲器，在成本、帶寬、功耗等領域都有巨大優勢。DDR3SDRAM存儲體通常分為8個相互獨立的邏輯存儲庫（bank），每個bank分為數行（row），每行稱之為一頁（page），每頁又分為數列，數據存儲在每一列（column）中。當需要訪問DDR3SDRAM中數據時，首先需要根據數據所在的Bank地址和Row地址打開一個Page，例如Page1，然后根據數據所在的列地址讀取數據，當需要讀取同一Bank中另一Page，例如Page2內的數據時，需要在打開Page1后間隔行循環時間（time of row cycling，簡稱tRC）后才能打開Page2，然后再讀取Page2中數據。DDR3SDRAM的訪問命令需要滿足各個時序參數，包括tRRD、tRC、tFAW及tRFC等的要求，這些參數都是DDR3SDRAM芯片的固有屬性。tRRD指打開不同Bank的兩次激活命令（activate，以下簡稱：ACT）命令之間所需滿足的延時；tRC指打開同一Bank的兩次ACT命令之間所需等待的時間；tFAW指訪問4個Bank的窗口期，比如已經打開過Bank a、b、c、d共4個Bank，不管它們是否關閉，訪問另外的Bank e的時間t1，與打開Bank a的時間t0，要滿足t1-t0>=tFAW；tRFC指DDR3SDRAM一次刷新所占的時間。

DDR3SDRAM的訪問要碰到多種延遲等待，每次訪問的有效數據時間除以包括等待開銷在內的總時間，就是訪問的效率。如果對DDR3SDRAM進行查表操作，單次訪問數據短且等待開銷大，則效率低，而過低的效率導致帶寬不足，極大地限制了DDR3SDRAM的應用。

為了DDR3SDRAM的訪問效率，可以采用Bank復制加單突發訪問的方式對DDR3SDRAM進行查表操作，首先是將存儲于一Bank中的表進行復制并分別存儲于其他Bank中，然后在多個存儲表的Bank中循環順序訪問。DDR3SDRAM通常采用長度為8bit（必特）的突發式訪問，對于寬度為16，頻率為800MHz的DDR3SDRAM，一次突發訪問的數據傳輸時間（time of Burst Length8，簡稱tBL8）為4個時鐘周期，即tBL8=4T，T表示一個時鐘周期，tFAW占用32個時鐘周期，即tFAW=32T，如果采用Bank復制加單突發訪問的方式進行隨機查表操作，不考慮tRFC的影響，tFAW時間內至多訪問4個Bank，則數據訪問的效率為四次突發占用的時鐘周期（4*tBL8）與tFAW占用的時鐘周期的比值，即4*tBL8/tFAW=16T/32T=50%，由此可見，效率仍然較低。

發明內容

本發明實施例提供一種訪問同步動態隨機訪問存儲器的方法、裝置及系統，以提高兵乓訪問系統在隨機查表操作時的訪問效率。

第一方面，本發明實施例提供一種訪問同步動態隨機訪問存儲器SDRAM的方法，用于由第一SDRAM和第二SDRAM組成的乒乓訪問系統中，所述第一SDRAM與第二SDRAM共享時鐘線、地址線和命令線；所述第一SDRAM獨享第一數據線、第一片選線、第一數據選通線和第一數據掩碼總線；所述第二SDRAM獨享第二數據線、第二片選線、第二數據選通線和第二數據掩碼總線；

所述訪問方法包括：

將所述第一SDRAM和所述第二SDRAM的一個邏輯存儲庫中的待訪問數據復制到其他多個邏輯存儲庫中；

其中，所述第一SDRAM和所述第二SDRAM分別包括多個邏輯存儲庫；

根據所述第一片選線和第二片選線，按照所述命令線輸出的命令輪流訪問所述第一SDRAM和所述第二SDRAM中存儲有所述待訪問數據的邏輯存儲庫；