[發明專利]半導體器件的制作方法

有效

• 申請號: 201310429739.X
• 申請日: 2013-09-18
• 公開（公告）號: CN104465378B
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 何有豐
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

一種半導體器件的制作方法，包括：提供半導體襯底；在所述半導體襯底表面形成介質層、位于介質層表面的阻擋層以及位于阻擋層表面的犧牲膜；依次刻蝕所述犧牲膜、阻擋層和介質層，在半導體襯底表面形成替代柵極結構，所述替代柵極結構包括：位于半導體襯底表面的柵介質層、位于柵介質層表面的刻蝕阻擋層和位于刻蝕阻擋層表面的犧牲層；對所述刻蝕阻擋層進行氮化處理。本發明降低了半導體器件的等效柵氧化層厚度，優化了半導體器件的電學性能，提高半導體器件的可靠性。

技術領域

本發明涉及半導體制作領域，特別涉及半導體器件的制作方法。

背景技術

集成電路尤其超大規模集成電路的主要半導體器件是金屬-氧化物-半導體場效應管（MOS晶體管）。隨著集成電路制作技術的不斷發展，半導體器件技術節點不斷減小，半導體器件的幾何尺寸遵循摩爾定律不斷縮小。當半導體器件尺寸減小到一定程度時，各種因為半導體器件的物理極限所帶來的二級效應相繼出現，半導體器件的特征尺寸按比例縮小變得越來越困難。其中，在半導體器件以及半導體制作領域，最具挑戰性的是如何解決半導體器件漏電流大的問題。半導體器件的漏電流大，主要是由傳統柵介質層厚度不斷減小所引起的。

當前提出的解決方法是，采用高k柵介質材料代替傳統的二氧化硅柵介質材料，由于高k柵介質材料具有更低的等效柵氧化層厚度，對于給定的等效柵氧化層厚度，采用高k柵介質材料可以使得晶體管的漏電流減小幾個數量級；使用高k材料作為柵介質層時，采用金屬作為柵電極，以避免高k材料與傳統柵電極材料發生費米能級釘扎效應以及硼滲透效應。高k金屬柵的引入，減小了半導體器件的漏電流。

盡管高k金屬柵極的引入一定程度上能夠減小半導體器件的漏電流，但是，由于半導體器件的形成工藝難以控制，形成的半導體器件漏電流大以及可靠性差的問題仍然存在。

發明內容

本發明解決的問題是提供一種優化的半導體器件的形成方法，使得半導體器件具有更低的等效柵氧化層厚度，減小半導體器件的漏電流，從而提高半導體器件的電學性能。

為解決上述問題，本發明提供一種半導體器件的制作方法，包括：提供半導體襯底；在所述半導體襯底表面形成介質層、位于介質層表面的阻擋層以及位于阻擋層表面的犧牲膜；依次刻蝕所述犧牲膜、阻擋層和介質層，在半導體襯底表面形成替代柵極結構，所述替代柵極結構包括：位于半導體襯底表面的柵介質層、位于柵介質層表面的刻蝕阻擋層和位于刻蝕阻擋層表面的犧牲層；對所述刻蝕阻擋層進行氮化處理。

可選的，所述氮化處理的具體工藝參數為：反應腔室內通入NH₃，且NH₃流量為50至5000sccm，反應腔室溫度為200度至650度，反應腔室壓強為1毫托至50托。

可選的，所述阻擋層的材料為氮化鈦。

可選的，所述阻擋層的厚度為10埃至50埃。

可選的，對所述刻蝕阻擋層進行氮化處理后，還包括步驟：在所述半導體襯底表面形成偏移側墻，且所述偏移側墻位于替代柵極結構兩側。

可選的，所述偏移側墻的材料為氮化硅。

可選的，所述偏移側墻的形成過程為：形成覆蓋半導體襯底表面及替代柵極結構的側墻膜，對所述側墻膜進行回刻蝕工藝，形成偏移側墻，所述偏移側墻位于半導體襯底表面且位于替代柵極結構兩側。

可選的，所述側墻膜的形成和所述氮化處理在同一個反應腔室中進行。

可選的，采用化學氣相沉積工藝形成所述側墻膜。