[發明專利]控制信號發生電路和電路系統

無效

• 申請號: 201310424637.9
• 申請日: 2013-09-17
• 公開（公告）號: CN103472753A
• 公開（公告）日: 2013-12-25
• 發明（設計）人: 戴其兵
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042;G09G3/20
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 彭瑞欣;陳源

技術領域

本發明涉及電路的控制及測試領域，具體地，涉及一種控制信號發生電路和一種包括該控制信號發生電路的電路系統。

背景技術

在顯示裝置的陣列基板中大量使用了柵極驅動電路（GOA，Gate-driver?On?Array，集成在陣列基板上的柵極驅動電路），測試面板時，對柵極驅動電路的測試是重要步驟。對柵極驅動電路的控制信號包括高電平信號VGH（柵極開啟電壓）和低電平信號VGL（柵極關斷電壓）。在現有技術中，柵極驅動電路的控制信號發生電路多利用運算放大器實現高電平信號VGH和低電平信號VGL之間的轉換，但是當柵極驅動電路需要快速變化控制信號時，利用運算放大器提供控制信號的方法并不能滿足需求。

因此，提供一種能夠實現在高電平信號和低電平信號之間快速轉換的柵極驅動電路的控制信號發生電路成為必需。

發明內容

本發明的目的在于提供一種能夠實現在高電平信號和低電平信號之間快速轉換的控制信號發生電路和一種包括該控制信號發生電路的電路系統。

為了實現上述目的，作為本發明的一個方面，提供一種控制信號發生電路，其中，所述控制信號發生電路包括信號輸出模塊，所述信號輸出模塊包括輸出端、第一控制信號輸入端和第二控制信號輸入端，所述信號輸出模塊能夠選擇性地將所述第一控制信號輸入端輸入的第一控制信號或所述第二控制信號輸入端輸入的第二控制信號從輸出端輸出至控制信號接收電路。

優選地，所述信號輸出模塊還包括時序信號輸入端，所述信號輸出模塊根據所述時序信號輸入端輸入的時序信號選擇性地將所述第一控制信號輸入端輸入的第一控制信號或所述第二控制信號輸入端輸入的第二控制信號從輸出端輸出至控制信號接收電路。

優選地，所述信號輸出模塊包括至少一個模擬開關，每個所述模擬開關都包括所述輸出端、所述第一控制信號輸入端、所述第二控制信號輸入端和所述時序信號輸入端，所述輸出端根據所述時序信號選擇性地與所述第一控制信號輸入端或所述第二控制信號輸入端相連。

優選地，所述控制信號發生電路還包括用于產生所述時序信號的可編程邏輯器件，所述可編程邏輯器件的時序信號輸出端與所述時序信號輸入端連接。

優選地，所述信號輸出模塊包括多個所述時序信號輸入端和與多個所述時序信號輸入端一一對應的多個所述輸出端，所述可編程邏輯器件包括多個時序信號輸出端，多個時序信號輸出端分別與多個所述時序信號輸入端相連，多個所述時序信號輸出端能夠輸出多種時序信號。

優選地，所述信號輸出模塊包括三個所述時序信號輸入端，所述可編程邏輯器件的多個所述時序信號輸出端包括能夠輸出第一時序信號的第一時序信號輸出端、能夠輸出第二時序信號的第二時序信號輸出端和能夠輸出第三時序信號的第三時序信號輸出端，所述第一時序信號用于控制所述信號輸出模塊輸出初始信號，所述第二時序信號用于控制所述信號輸出模塊輸出第一時鐘信號，所述第三時序信號用于控制所述信號輸出模塊輸出第二時鐘信號。

優選地，所述可編程邏輯器件包括可編程門陣列器件，所述可編程門陣列器件的輸出管腳形成為所述時序信號輸出端。

優選地，所述控制信號發生電路還包括直流電壓轉換模塊，該直流電壓轉換模塊包括產生所述第一控制信號的第一控制信號輸出模塊和產生所述第二控制信號的第二控制信號輸出模塊，所述第一控制信號輸出模塊與所述第一控制信號輸入端連接，所述第二控制信號輸出模塊與所述第二控制信號輸入端連接。

優選地，所述控制信號發生電路包括多個所述直流電壓轉換模塊，所述信號輸出模塊包括多組第一控制信號輸入端和第二控制信號輸入端，多個所述直流電壓轉換模塊與多組第一控制信號輸入端和第二控制信號輸入端一一對應。

優選地，所述第一控制信號輸出模塊輸出的第一控制信號能夠在第一預定范圍內調節；和/或所述第二控制信號輸出模塊輸出的第二控制信號能夠在第二預定范圍內調節。

優選地，所述第一預定范圍為5V至20V，所述第二預定范圍為-20V至-5V。

作為本發明的另一個方面，提供一種電路系統，包括控制信號發生電路和控制信號接收電路，其中，所述控制信號發生電路為本發明所提供的上述控制信號發生電路，所述控制信號發生電路的所述信號輸出模塊的輸出端與所述控制信號接收電路電連接。