[發明專利]串行模數轉換器

無效

• 申請號: 201310424470.6
• 申請日: 2013-09-18
• 公開（公告）號: CN104467849A
• 公開（公告）日: 2015-03-25
• 發明（設計）人: 梁懿
• 申請（專利權）人: 梁懿
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.串行模數轉換器，包括模擬輸入端（2）、時鐘輸入端（3）和基準端（1），其特征在于：包括與模擬輸入端（2）連接的斜坡發生器，連接斜坡發生器控制端的間隔計數器；還包括比較器（5）、與邏輯電路（6）和輸出計數器，所述比較器的輸入端與斜坡發生器的輸出端和基準端連接，所述比較器的輸出端與時鐘輸入端（3）連接與邏輯電路輸入端，所述與邏輯電路輸出端連接輸出計數器。

2.一種如權利要求1所述串行模數轉換器，其特征在于，所述時鐘輸入端與各個模塊之間還連接有至少一個緩沖器（4）。

3.一種如權利要求1所述串行模數轉換器，其特征在于，所述斜坡發生器為電容（8）和與電容并聯的開關器件（7），所述開關器件的控制端為斜坡發生器控制端。

4.一種如權利要求1所述串行模數轉換器，其特征在于，間隔計數器和/或輸出計數器為采用分頻級聯的觸發器。

5.一種如權利要求4所述串行模數轉換器，其特征在于，所述觸發器為JK觸發器。

6.一種如權利要求1所述串行模數轉換器，其特征在于，所述與邏輯電路為與門。