[發(fā)明專利]一種無線通信設(shè)備頻率綜合器

有效

• 申請?zhí)枺?/td>: 201310418073.8
• 申請日: 2013-09-13
• 公開（公告）號: CN104467832B
• 公開（公告）日: 2017-10-24
• 發(fā)明（設(shè)計）人: 潘吉華;馬明峰;魏旭;竇立剛
• 申請（專利權(quán)）人: 貴州航天天馬機電科技有限公司
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 北京路浩知識產(chǎn)權(quán)代理有限公司11002
• 代理人: 谷慶紅

技術(shù)領(lǐng)域

本發(fā)明涉及一種無線通信設(shè)備頻率綜合器，屬于無線電通訊技術(shù)領(lǐng)域。

背景技術(shù)

在通信技術(shù)領(lǐng)域，擴、跳頻技術(shù)以其低截獲率、保密性好、抗干擾、抗衰落能力強、多址連接靈活、對窄帶信號干擾小等特點，顯示出比其他傳輸體制無與倫比的優(yōu)越性，而廣泛應(yīng)用于導(dǎo)航、通信、遙控遙測等各個領(lǐng)域。

現(xiàn)代跳頻數(shù)字通信設(shè)備越來越復(fù)雜，高科技含量越來越高，抗干擾措施越來越來先進(jìn)，跳頻速率越來越高，因此對通信設(shè)備的頻率綜合器提出了更高的要求，頻率合成器是擴頻電臺的關(guān)鍵核心部件之一，它的好壞直接影響電臺的通信質(zhì)量、頻率切換速度、通信建立的速度、抗干擾性能、系統(tǒng)的穩(wěn)定性、可靠性等。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種無線通信設(shè)備頻率綜合器，克服現(xiàn)有技術(shù)的不足，能適應(yīng)快速跳頻，滿足抗干擾的要求。

本發(fā)明的目的是通過以下技術(shù)方案來實現(xiàn)的：一種無線通信設(shè)備頻率綜合器，它由兩路低頻回路、兩路跳頻回路、一路高中頻回路以及控制回路組成，其中，跳頻回路由DDS器A、鎖相環(huán)單元A及濾波單元A組成,高中頻回路由DDS器B、鎖相環(huán)單元B及濾波單元B組成，低頻回路由DDS器C及濾波單元C組成，控制回路由CPLD控制器和時鐘源組成,其中，DDS器A有兩個輸出端，其中一個輸出端和鎖相環(huán)單元A的輸入端相連，另一個輸出端作為分頻輸出與濾波單元A的輸出端相連，鎖相環(huán)單元A的輸出端和濾波單元A的輸入端相連，濾波單元A的輸出端作為跳頻輸出端，DDS器B有兩個輸出端，其中一個輸出端和鎖相環(huán)單元B的輸入端相連，鎖相環(huán)單元B的輸出端和濾波單元B的輸入端相連，濾波單元B的輸出端作為高中頻輸出端,DDS器C有兩個輸出端，其中一個輸出端與濾波單元C的輸入端相連，另一個輸出端作為低頻輸出與，濾波單元C作為低頻輸出端，DDS器B的另一個輸出端和DDS器C的另一個輸出端同時作為分頻輸出與濾波單元B的輸出端相連，CPLD控制器的輸入端與時鐘源的輸出端相連，CPLD控制器的輸出端分別與DDS器A、DDS器B以及DDS器C相連。

所述的濾波單元A、濾波單元B以及濾波單元C為低通濾波單元。

所述的CPLD控制器采用CPLD芯片。

所述的時鐘源為溫補型晶體振蕩器。

所述的DDS器A、DDS器B以及DDS器C采用AD9851DDS芯片。

本發(fā)明的有益效果在于：跳頻采用DDS激勵PLL的方法來實現(xiàn)頻率合成的方案，低頻頻率采用DDS直接產(chǎn)生方式，充分體現(xiàn)軟件無線電的靈活性和可移植性，頻率合成器擁有很快的鎖定時間，而又保證較小的雜散、準(zhǔn)確的頻率精度、低的噪位噪聲、優(yōu)良頻譜純度和寬的跳頻范圍，達(dá)到了較高的技術(shù)指標(biāo)。

附圖說明

圖1為本發(fā)明的結(jié)構(gòu)示意圖；

圖2為本發(fā)明跳頻回路的流程圖；

圖3為本發(fā)明向DDS控制器輸入頻率控制的時序圖。

其中，1-DDS器A，2-鎖相環(huán)單元，3-濾波單元A，4-DDS器B，5-鎖相環(huán)單元B，6-濾波單元B，7-DDS器C，8-濾波單元C，9-CPLD控制器，10-時鐘源。

具體實施方式

下面結(jié)合附圖進(jìn)一步描述本發(fā)明的技術(shù)方案，但要求保護(hù)的范圍并不局限于所述。

如圖1，一種無線通信設(shè)備頻率綜合器，它由兩路低頻回路、兩路跳頻回路、一路高中頻回路以及控制回路組成，其中，跳頻回路由DDS器A1、鎖相環(huán)單元A2及濾波單元A3組成,高中頻回路由DDS器B4、鎖相環(huán)單元B5及濾波單元B6組成，低頻回路由DDS器C7及濾波單元C8組成，控制回路由CPLD控制器9和時鐘源10組成,其中，DDS器A1有兩個輸出端，其中一個輸出端和鎖相環(huán)單元A2的輸入端相連，另一個輸出端作為分頻輸出與濾波單元A3的輸出端相連，鎖相環(huán)單元A2的輸出端和濾波單元A3的輸入端相連，濾波單元A3的輸出端作為跳頻輸出端，DDS器B4有兩個輸出端，其中一個輸出端和鎖相環(huán)單元B5的輸入端相連，鎖相環(huán)單元B5的輸出端和濾波單元B6的輸入端相連，濾波單元B6的輸出端作為高中頻輸出端,DDS器C7有兩個輸出端，其中一個輸出端與濾波單元C8的輸入端相連，另一個輸出端作為低頻輸出與，濾波單元C8作為低頻輸出端，DDS器B4的另一個輸出端和DDS器C7的另一個輸出端同時作為分頻輸出與濾波單元B6的輸出端相連，CPLD控制器9的輸入端與時鐘源10的輸出端相連，CPLD控制器9的輸出端分別與DDS器A1、DDS器B4以及DDS器C7相連。

所述的濾波單元A3、濾波單元B6以及濾波單元C8為低通濾波單元。