[發(fā)明專利]基于CPLD器件的多路開關(guān)量控制系統(tǒng)

無效

• 申請?zhí)枺?/td>: 201310417654.X
• 申請日: 2013-09-14
• 公開（公告）號(hào): CN104460386A
• 公開（公告）日: 2015-03-25
• 發(fā)明（設(shè)計(jì)）人: 劉錚;董少青;邢磊
• 申請（專利權(quán)）人: 劉錚
• 主分類號(hào): G05B19/042
• 分類號(hào): G05B19/042
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明是涉及一種基于CPLD器件的多路開關(guān)量控制系統(tǒng)的改進(jìn)。

背景技術(shù)

在工業(yè)控制和微機(jī)機(jī)房控制系統(tǒng)中，經(jīng)常會(huì)遇到多路開關(guān)量的自動(dòng)控制。但由于一般MCU(microcontrollerunit)的I／0數(shù)目有限和擴(kuò)展有難度，系統(tǒng)的穩(wěn)定性和可靠性差等原因，很難實(shí)現(xiàn)上百路開關(guān)量的控制。

發(fā)明內(nèi)容

本發(fā)明就是針對上述問題，提供一種系統(tǒng)結(jié)構(gòu)清晰，硬件開支少，整機(jī)可靠性高的基于CPLD器件的多路開關(guān)量控制系統(tǒng)。

為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案，本發(fā)明包括主機(jī)，其結(jié)構(gòu)要點(diǎn)是：主機(jī)與刷卡機(jī)相連，主機(jī)還通過RS232接口與單片機(jī)相連，單片機(jī)的另一端與CPLD相連，CPLD通過兩個(gè)光電耦合器經(jīng)過驅(qū)動(dòng)與兩個(gè)繼電器相連。

作為一種優(yōu)選方案，單片機(jī)采用AT89C51系列單片機(jī)。

作為另一種優(yōu)選方案，所述的CPLD采用系統(tǒng)中采用的CPLD器件為Lattice公司的ispLSI1032(E)，其為84-PINPLCC封裝，具有6000個(gè)可邏輯門。

作為又一種優(yōu)選方案，所述的主機(jī)位PC機(jī)。

本發(fā)明有益效果。

1、系統(tǒng)結(jié)構(gòu)清晰。

本發(fā)明包括主機(jī)，主機(jī)與刷卡機(jī)相連，主機(jī)還通過RS232接口與單片機(jī)相連，單片機(jī)的另一端與CPLD相連，CPLD通過兩個(gè)光電耦合器經(jīng)過驅(qū)動(dòng)與兩個(gè)繼電器相連；系統(tǒng)結(jié)構(gòu)非常清晰明了。

2、硬件開支少，整機(jī)可靠性高。

系統(tǒng)全部可供使用的開關(guān)量信息由主機(jī)的數(shù)據(jù)庫統(tǒng)一管理。單片機(jī)僅完成與主機(jī)的通信，負(fù)責(zé)與CPLD的接口。而CPLD僅完成口上譯碼并輸出，不參與網(wǎng)絡(luò)的選擇。CPLD本身I／O較多，能獨(dú)立勝任較小系統(tǒng)的控制。同時(shí)譯碼、鎖存等電路都設(shè)計(jì)在CPLD內(nèi)部，信號(hào)內(nèi)部走線，減少了硬件開支，在可靠性方面遠(yuǎn)優(yōu)于傳統(tǒng)分立式數(shù)字芯片搭建的電路。

附圖說明

為本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及具體實(shí)施方式，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施方式僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

圖1是本發(fā)明原理框圖。

具體實(shí)施方式

如圖所示，本發(fā)明包括主機(jī)，主機(jī)與刷卡機(jī)相連，主機(jī)還通過RS232接口與單片機(jī)相連，單片機(jī)的另一端與CPLD相連，CPLD通過兩個(gè)光電耦合器經(jīng)過驅(qū)動(dòng)與兩個(gè)繼電器相連。

單片機(jī)采用AT89C51系列單片機(jī)。

所述的CPLD采用系統(tǒng)中采用的CPLD器件為Lattice公司的ispLSI1032(E)。

所述的主機(jī)位PC機(jī)。

CPLD的工作原理。

CPLD是一種設(shè)計(jì)專用集成電路的理想器件，能夠由用戶編程實(shí)現(xiàn)各種邏輯功能，它采用EEPROM技術(shù)，實(shí)現(xiàn)了電可擦除、改寫，其輸出結(jié)構(gòu)為可編程的邏輯單元，具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高、速度快、設(shè)計(jì)開發(fā)周期短、質(zhì)量穩(wěn)定以及可實(shí)施在線檢測等優(yōu)點(diǎn)。系統(tǒng)中采用的CPLD器件為Lattice公司的ispLSI1032(E)，其為84-PINPLCC封裝，具有6000個(gè)可編程邏輯門；192個(gè)觸發(fā)器；64個(gè)通用輸入／輸出(I／o)引腳；最高頻率70～90MHz；傳輸延遲1013S；兼容TTL輸入／輸出電平；任何一個(gè)I／o接口可編程為組合、時(shí)序和鎖存方式的輸入／輸出，或編程為具有三態(tài)控制的雙向I／o口；共有24個(gè)通用邏輯模塊(GLB)，每個(gè)GLB有18個(gè)輸入端，一個(gè)可編程的與／或／異或陣列，及4個(gè)可被設(shè)置為組合或時(shí)序方式的輸出端。在本系統(tǒng)中，輸入／輸出均采用通用i／o口，最大限度地使用了芯片的口資源。

以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對本發(fā)明作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說明，對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明所提交的權(quán)利要求書確定的保護(hù)范圍。