[發(fā)明專利]半導(dǎo)體裝置及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310415331.7
• 申請(qǐng)日: 2013-09-12
• 公開（公告）號(hào): CN103681536B
• 公開（公告）日: 2018-07-13
• 發(fā)明（設(shè)計(jì)）人: 田中孝征;巖見佳奈
• 申請(qǐng)（專利權(quán)）人: 索尼公司
• 主分類號(hào): H01L23/31
• 分類號(hào): H01L23/31;H01L21/56;H01L25/07
• 代理公司: 北京信慧永光知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11290
• 代理人: 褚海英;陳桂香

1.一種半導(dǎo)體裝置，其包括：

第一半導(dǎo)體芯片及第二半導(dǎo)體芯片，所述第一半導(dǎo)體芯片與所述第二半導(dǎo)體芯片彼此凸塊接合，并且所述第一半導(dǎo)體芯片與所述第二半導(dǎo)體芯片之間的間隙被從所述第一半導(dǎo)體芯片的與所述第二半導(dǎo)體芯片接合的表面上的指定位置注入的樹脂密封，以使得通過凸塊接合所形成的凸塊間空隙被所述樹脂填充；以及

多個(gè)凹凸部，其形成于所述第一半導(dǎo)體芯片的與所述第二半導(dǎo)體芯片接合的所述表面?zhèn)壬喜⒕哂型怀霾浚鐾怀霾靠邕^所述多個(gè)凹凸部中的形成于所述第一半導(dǎo)體芯片與所述第二半導(dǎo)體芯片之間的接合區(qū)域的周圍部分中的凸部之中的至少一個(gè)凸部。

2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，

所述多個(gè)凹凸部的縱向是與從所述指定位置注入的所述樹脂在所述第一半導(dǎo)體芯片上的前進(jìn)方向平行的方向，以及

當(dāng)從所述樹脂的所述注入位置觀察時(shí)，所述突出部在所述第一半導(dǎo)體芯片上形成于與所述第二半導(dǎo)體芯片的所述接合區(qū)域的兩個(gè)側(cè)表面?zhèn)鹊膮^(qū)域上。

3.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，

所述多個(gè)凹凸部的縱向是與從所述指定位置注入的所述樹脂在所述第一半導(dǎo)體芯片上的前進(jìn)方向相交的方向，以及

當(dāng)從所述樹脂的所述注入位置觀察時(shí)，所述突出部在所述第一半導(dǎo)體芯片上形成于與所述第二半導(dǎo)體芯片的所述接合區(qū)域的背面?zhèn)鹊膮^(qū)域上。

4.如權(quán)利要求1或3所述的半導(dǎo)體裝置，其中，

所述多個(gè)凹凸部的縱向是與從所述指定位置注入的所述樹脂在所述第一半導(dǎo)體芯片上的前進(jìn)方向相交的方向，以及

當(dāng)從所述樹脂的所述注入位置觀察時(shí)，所述突出部在所述第一半導(dǎo)體芯片上形成于與所述第二半導(dǎo)體芯片接合的所述接合區(qū)域的正面?zhèn)鹊膮^(qū)域上。

5.如權(quán)利要求1～3中的任一項(xiàng)所述的半導(dǎo)體裝置，其中，所述多個(gè)凹凸部是隨著布線的形成而設(shè)置的。

6.如權(quán)利要求1～3中的任一項(xiàng)所述的半導(dǎo)體裝置，其中，

所述突出部包含環(huán)氧樹脂、聚酰亞胺、聚酰胺、丙烯酸、Al、P、Fe、Co、Ni、Cu、Zn、Ga、Ge、Ag、Cd、In、Sn、Sb、Au、Pb及Bi之任一者。

7.如權(quán)利要求1～3中的任一項(xiàng)所述的半導(dǎo)體裝置，其中，所述突出部的高度為0.1μm～3μm，且所述凸部的高度為15μm～25μm。

8.如權(quán)利要求1～3中的任一項(xiàng)所述的半導(dǎo)體裝置，其中，所述突出部的一部分切入所述第一半導(dǎo)體芯片與所述第二半導(dǎo)體芯片之間的所述接合區(qū)域的內(nèi)部。

9.一種制造半導(dǎo)體裝置的方法，其包括：

在第一半導(dǎo)體芯片上形成突出部，所述第一半導(dǎo)體芯片的與第二半導(dǎo)體芯片接合的表面?zhèn)壬闲纬捎卸鄠€(gè)凹凸部以及用于凸塊接合所述第二半導(dǎo)體芯片的凸塊，所述突出部跨過所述凹凸部中的形成于所述第一半導(dǎo)體芯片與所述第二半導(dǎo)體芯片之間的接合區(qū)域的周圍部分中的凸部之中的至少一個(gè)凸部；

將所述第一半導(dǎo)體芯片與所述第二半導(dǎo)體芯片凸塊接合在一起；以及

通過從所述第一半導(dǎo)體芯片的與所述第二半導(dǎo)體芯片接合的所述表面上的指定位置注入樹脂，并且用所述樹脂填充在所述凸塊接合步驟隨著所述凸塊接合而形成的凸塊間空隙，從而密封所述第一半導(dǎo)體芯片與所述第二半導(dǎo)體芯片之間的間隙。