[發明專利]三維半導體存儲裝置及其制造方法

有效

• 申請號: 201310412616.5
• 申請日: 2013-09-11
• 公開（公告）號: CN103681687B
• 公開（公告）日: 2018-04-27
• 發明（設計）人: 劉東哲;南泌旭;梁俊圭;李雄;李宇城;金振均;嚴大弘
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L27/1157;H01L29/51;H01L29/423;H01L29/04;H01L29/10;H01L29/792
• 代理公司: 北京銘碩知識產權代理有限公司11286
• 代理人: 王占杰,全成哲

于2012年9月11日在韓國知識產權局提交的題為“Three-Dimensional Semiconductor Memory Device and Method For Fabricating the Same”的第10-2012-0100516號韓國專利申請、于2013年2月6日在韓國知識產權局提交的題為“Three-Dimensional Semiconductor Memory Device and Method For Fabricating the Same”的第10-2013-0013509號韓國專利申請以及于2013年2月6日在韓國知識產權局提交的題為“Three-Dimensional Semiconductor Memory Device and Method For Fabricating the Same”的第10-2013-0013510號韓國專利申請通過引用被全部包含于此。

技術領域

實施例涉及包括豎直堆疊的存儲單元的三維半導體存儲裝置和制造該三維半導體存儲裝置的方法。

背景技術

半導體裝置可以變得更高度集成來滿足客戶的需求（例如，高性能且低成本）。半導體存儲裝置的集成密度會直接影響半導體存儲裝置的成本。因此，高度集成的半導體存儲裝置會是所期望的。傳統的二維（2D）或平面的半導體存儲裝置的集成密度可能主要受到單位存儲單元占據的平面區域的影響。因此，集成密度會受到精細圖案形成技術的水平的影響。然而，圖案精細度可能因設備成本高和/或半導體制造工藝的難度而受到限制。

發明內容

實施例涉及一種包括豎直堆疊的存儲元件的三維半導體存儲裝置和一種制造該三維半導體存儲裝置的方法。

實施例還可以通過提供三維（3D）半導體存儲裝置來實現，所述三維（3D）半導體存儲裝置包括：絕緣層，堆疊在基板上；水平結構，位于絕緣層之間，水平結構分別包括柵電極；豎直結構，貫穿絕緣層和水平結構，豎直結構分別包括半導體柱；以及外延圖案，每個外延圖案位于基板和每個豎直結構之間，其中，外延圖案的最小寬度小于豎直結構中的相對應的豎直結構的寬度。

水平結構中的最下方的水平結構與外延圖案接觸；每個外延圖案具有凹進側壁；以及最下方的水平結構具有沿著每個外延圖案的凹進側壁的凸部。

每個外延圖案具有橫向凹進的側壁。

水平結構中的最下方的水平結構比水平結構中的其他水平結構厚；外延圖案的頂表面高于最下方的水平結構的頂表面。

水平結構的厚度彼此基本相等；外延圖案與最接近于基板的至少兩個豎直相鄰的水平結構接觸。

每個水平結構還包括位于每個柵電極和半導體柱之間的第一阻擋絕緣層和第二阻擋絕緣層；第一阻擋絕緣層和第二阻擋絕緣層均包括氧化硅層和氧化鋁層中的至少一種。

每個豎直結構還包括保護層、電荷存儲層和隧道絕緣層；鄰近于豎直結構的水平結構與豎直結構的每個電荷存儲層接觸。

實施例可以通過提供制造三維（3D）半導體存儲裝置的方法來實現，所述方法包括：形成包括交替地且重復地堆疊在基板上的絕緣層和犧牲層的成型堆疊結構；形成貫穿成型堆疊結構的通孔，通孔暴露基板；在每個通孔中形成外延層；在每個通孔中形成豎直結構，使得豎直結構包括半導體柱；使成型堆疊結構圖案化以形成溝槽；去除被溝槽暴露的犧牲層以形成凹進區域；蝕刻被凹進區域中的至少最下方的凹進區域暴露的外延層以形成具有凹進側壁的外延圖案；以及在凹進區域中分別形成水平結構，使得每個水平結構包括柵電極，其中，至少一個水平結構與外延圖案接觸。

形成外延層的步驟包括：將被通孔暴露的基板用作種子來執行選擇性外延生長工藝；其中，外延層的頂表面比水平結構中的最下方的水平結構的頂表面高。

形成豎直結構的步驟包括：在每個通孔中順序地形成保護層、電荷存儲層和隧道絕緣層；在每個通孔中的隧道絕緣層上形成半導體柱。

所述方法還可以包括在形成凹進區域之后選擇性地去除被凹進區域暴露的保護層，以暴露電荷存儲層。

通過相同的蝕刻工藝同時執行選擇性地去除保護層的步驟和蝕刻外延層的步驟。

犧牲層中的接觸外延層的一個犧牲層由相對于犧牲層中的其他犧牲層具有蝕刻選擇性的材料形成；通過相同的蝕刻工藝執行去除犧牲層、選擇性地去除保護層和蝕刻外延層。

柵電極的分別鄰近于外延圖案的兩個凹進側壁的部分之間的距離小于豎直結構的寬度。

每個豎直結構還包括電荷存儲層和隧道絕緣層；每個水平結構還包括阻擋絕緣層。