[發明專利]溝槽形成方法和半導體器件制造方法

在審

• 申請號: 201310412253.5
• 申請日: 2013-09-11
• 公開（公告）號: CN104425351A
• 公開（公告）日: 2015-03-18
• 發明（設計）人: 唐兆云;閆江;李峻峰
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/66;H01L21/335
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種在襯底中形成溝槽的方法，包括：

在襯底上形成硬掩膜層；

在硬掩膜層上形成刻蝕停止確定層；

分別對刻蝕停止確定層和硬掩膜層進行構圖，以在其中形成與要形成的溝槽相對應的圖案；

以構圖的刻蝕停止確定層和硬掩膜層為掩模，對襯底進行刻蝕，以在其中形成溝槽，其中，對襯底的刻蝕同時對刻蝕停止確定層進行刻蝕；以及

檢測指示刻蝕停止確定層被刻蝕到終點的信號，以確定對襯底刻蝕的停止。

2.根據權利要求1所述的方法，其中，襯底包括硅，刻蝕停止確定層包括非晶硅。

3.根據權利要求2所述的方法，其中，硬掩膜層包括氮化物。

4.根據權利要求3所述的方法，還包括：

在襯底上形成第一墊氧化物層，其中硬掩膜層形成于該第一墊氧化物層上；和／或

在硬掩膜層上形成第二墊氧化物層，其中刻蝕停止確定層形成于該第二墊氧化物層上。

5.一種制造半導體器件的方法，包括：

根據如權利要求1-4中任一項所述的方法，在襯底中形成溝槽；

在溝槽的側壁上形成側墻；

在溝槽中填充遮蔽層；

在襯底中溝槽兩側形成源／漏區；以及

去除溝槽中填充的遮蔽層，并在溝槽中形成柵堆疊。

6.根據權利要求5所述的方法，其中，在形成源／漏區之后且在去除遮蔽層之前，該方法還包括：

對襯底位于溝槽兩側的部分進行硅化處理，以形成與源／漏區的接觸部。

7.根據權利要求5所述的方法，其中，襯底包括絕緣體上半導體SOI襯底，SOI襯底包括依次堆疊的基底襯底、埋入絕緣層和SOI層，其中溝槽下方的S0I層厚度為約2-20nm。

8.根據權利要求5所述的方法，其中，形成側墻包括：

在形成有溝槽的襯底上形成氧化物層；

在氧化物層上形成氮化物層；以及

對氮化物層進行各向異性刻蝕，以形成側墻。

9.根據權利要求5所述的方法，其中，側墻的厚度為約3-50nm。

10.根據權利要求5所述的方法，其中，遮蔽層包括氧化物。

11.根據權利要求5所述的方法，其中，形成源／漏區包括：

對襯底進行離子注入。

12.根據權利要求5所述的方法，其中，進行硅化處理包括：

在襯底上形成金屬層；以及

進行退火，使金屬層與襯底發生硅化反應。

13.根據權利要求12所述的方法，其中，在形成金屬層之前，該方法還包括：

部分去除遮蔽層。

14.根據權利要求12所述的方法，其中，金屬層包括Ni、Ti、Co或其合金。

15.根據權利要求5所述的方法，其中，柵堆疊包括高K柵介質和金屬柵導體。