[發明專利]通過循環結束分支來抑制分支歷史寄存器的更新

有效

• 申請號: 201310409847.0
• 申請日: 2006-02-24
• 公開（公告）號: CN103488463B
• 公開（公告）日: 2016-11-09
• 發明（設計）人: 博胡斯拉夫·雷赫利克
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F9/32
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

分案申請的相關信息

本案是分案申請。該分案的母案是申請日為2006年2月24日、申請號為200680012619.8、發明名稱為“通過循環結束分支來抑制分支歷史寄存器的更新”的發明專利申請案。

技術領域

本發明大體上涉及處理器領域，且更確切地說涉及一種通過用循環結束分支指令抑制對分支歷史寄存器的更新而改進分支預測的方法。

背景技術

微處理器在廣泛的應用中執行計算任務。幾乎始終需要改進的處理器性能以允許通過軟件變化來實現較快的操作和/或增加的功能性。在許多嵌入式應用(例如，便攜式電子裝置)中，節省功率也是處理器設計和實施的一個目標。

許多現代處理器使用管線結構，其中連續的指令(各具有多個執行步驟)在執行時重疊。為了實現改進的性能，指令應當連續流動穿過管線。任何導致指令在管線中停滯的情形均可對性能造成不利影響。如果從管線中沖洗(flush)指令并隨后重新取得指令，那么性能和功率消耗均會受到損害。

大多數程序包含條件分支指令，直到在管線深處評估指令時才會知道其實際分支行為。為了避免因等待對分支指令的實際評估而產生的停滯，現代處理器可采用某種形式的分支預測，借此在管線中早期預測條件分支指令的分支行為。基于預測出的分支評估，處理器以推測方式從預測出的地址取得(預取)并執行指令，所述預測出的地址是分支目標地址(如果預測會采用分支)或分支指令之后的下一順序地址(如果預測不會采用分支)。當確定了實際分支行為時，如果分支被錯誤預測，那么必須從管線中沖洗以推測方式取得的指令，并從下一正確地址取得新的指令。響應于錯誤的分支預測而預取指令可對處理器性能和功率消耗造成不利影響。因此，改進分支預測的準確性是一個重要的設計目標。

已知的分支預測技術包含靜態和動態兩種預測。可通過編程器和/或編譯器來靜態地預測一些分支指令的可能行為。分支預測的一個實例是錯誤檢驗例行程序。代碼通常會正確執行，且錯誤是罕見的。因此，實施“遇錯誤分支(branch?on?error)”的分支指令將在非常高的百分比的時間中評估“不采用”。此種指令可在操作碼中包含靜態分支預測位，所述預測位是由編程器或編譯器在知道分支條件的最可能結果的情況下設定的。

動態預測一般基于正被預測的分支指令和/或同一代碼中的其它分支指令的分支評估歷史(且在一些情況下是分支預測準確性歷史)。對實際代碼的廣泛分析指示，最近過去的分支評估模式可能是對未來分支指令的評估的良好指示。

圖1中描繪的一種已知形式的動態分支預測利用分支歷史寄存器(BHR)100來存儲過去n個分支評估。在簡單的實施方案中，BHR30包括移位寄存器。將最近的分支評估結果移入(例如，1指示采用分支且0指示不采用分支)，而寄存器中的最早過去的評估被取代。處理器可針對每個分支指令維持局部BHR100。或者(或另外)，BHR100可含有對所有條件分支指令的最近過去的評估，其有時在此項技術中稱為全局BHR或GHR。如本文所使用，BHR指代局部和全局分支歷史寄存器兩者。

如圖1中所描繪，BHR100可將分支預測器表(BPT)102編索引，所述BPT102同樣可以是局部的或全局的。BHR100可直接將BPT102編索引，或者可在BPT索引邏輯104中與例如分支指令的程序計數器(PC)的其它信息組合。另外可利用對BPT索引邏輯104的其它輸入。BPT索引邏輯104可將輸入鏈接在一起(此項技術中通常稱為gselect)，對輸入進行異或運算(gshare)，執行散列函數，或以多種方式組合或轉換輸入。

在一個實例中，BPT102可包括多個飽和計數器，其MSB充當雙模態分支預測器。舉例來說，每個表條目可包括2位計數器，所述計數器采用四種狀態中的一種，所述四種狀態中的每一者被指派有加權預測值，例如：

11-強力預測采用

10-弱預測采用

01-弱預測不采用

00-強力預測不采用