[發(fā)明專利]數(shù)字接收器及其方法

有效

• 申請?zhí)枺?/td>: 201310409792.3
• 申請日: 2013-09-10
• 公開（公告）號: CN104426565B
• 公開（公告）日: 2017-11-03
• 發(fā)明（設(shè)計）人: 黃鼎鈞;陳冠宇
• 申請（專利權(quán)）人: 円星科技股份有限公司
• 主分類號: H04B1/16
• 分類號: H04B1/16;H04B14/04
• 代理公司: 北京三友知識產(chǎn)權(quán)代理有限公司11127
• 代理人: 賈磊

技術(shù)領(lǐng)域

本發(fā)明涉及一種接收器，特別是有關(guān)一種可將脈沖寬度調(diào)變信號解調(diào)變或解碼的數(shù)字接收器。

背景技術(shù)

脈沖寬度調(diào)變(Pulse Width Modulation，縮寫PWM)為一種調(diào)變技術(shù)，是將數(shù)據(jù)或資訊編入到脈沖寬度調(diào)變信號(pulse-width modulated signal，簡稱PWM信號)的脈波周期中。在此種技術(shù)中，PWM信號的每一脈波周期都會有其工作周期(duty circuit)，而每一工作周期代表不同的數(shù)據(jù)或資訊。工作周期是指一脈波周期中高電平(或稱為邏輯1)占此脈波周期的比例。例如，50%工作周期指一脈波周期中有50%為高電平，也就是脈波周期中的高電平與低電平兩者的長度是相同的。

本發(fā)明針對脈沖寬度調(diào)變技術(shù)，提出一種不須使用振蕩器而可解調(diào)變或解碼脈沖寬度調(diào)變信號的接收器。

發(fā)明內(nèi)容

本發(fā)明的主要目的，在于提供一種數(shù)字接收器，其可快速解調(diào)變出(或是解碼出)一脈沖寬度調(diào)變信號所代表的數(shù)值(如二進制數(shù)值)。

本發(fā)明的另一目的，在于提供一種數(shù)字接收器，無須使用振蕩器即可解調(diào)變或解碼一脈沖寬度調(diào)變信號。

為達到上述的目的，本發(fā)明提供一種可解調(diào)變(或解碼)脈沖寬度調(diào)變信號的數(shù)字接收器，至少包括多個計數(shù)單元以及一個計算單元。這些計數(shù)單元以串聯(lián)的方式耦接在一起，而且可以在第一時間區(qū)段內(nèi)以第一信號傳遞路徑傳送一脈沖寬度調(diào)變信號以及在第二時間區(qū)段內(nèi)以第二信號傳遞路徑傳送此脈沖寬度調(diào)變信號。每個計數(shù)單元可以將經(jīng)由第一與第二信號傳遞路徑所接收到的信號延遲一段時間后傳送出去。每一個計數(shù)單元可以在第一時間區(qū)段結(jié)束后獲得一第一邏輯信號以及在第二時間區(qū)段結(jié)束后獲得一第二邏輯信號，并且可以在第一與第二時間區(qū)段結(jié)束之后將第一邏輯信號與第二邏輯信號進行一第一運算，然后根據(jù)第一運算的結(jié)果獲得一第三邏輯信號。計算單元耦接這些計數(shù)單元，而且計算單元可以根據(jù)這些計數(shù)單元輸出的第三邏輯信號獲得一第四邏輯信號，并依據(jù)此第四邏輯信號獲得脈沖寬度調(diào)變信號在第三時間區(qū)段所代表的數(shù)值。此第三時間區(qū)段為脈沖寬度調(diào)變信號的一脈波周期，而且包括上述第一與第二時間區(qū)段。第一時間區(qū)段為脈沖寬度調(diào)變信號出現(xiàn)第一電平改變至脈沖寬度調(diào)變信號出現(xiàn)第二電平改變的時間間隔。第二時間區(qū)段為脈沖寬度調(diào)變信號出現(xiàn)上述第二電平改變至脈沖寬度調(diào)變信號出現(xiàn)第三電平改變的時間間隔。又，第二時間區(qū)段緊接在第一時間區(qū)段之后。

計算單元包括一個耦接這些計數(shù)單元的邏輯運算單元以及一個耦接邏輯運算單元的采樣電路。邏輯運算單元可以將這些計數(shù)單元輸出的第三邏輯信號做一第二運算。采樣電路可以對第二運算的結(jié)果進行采樣，然后依據(jù)采樣結(jié)果輸出上述第四邏輯信號。另外，當(dāng)?shù)谝贿\算為與(AND)邏輯運算時，第二運算為或(OR)邏輯運算。當(dāng)?shù)谝贿\算為或(OR)邏輯運算時，第二運算為與(AND)邏輯運算。

另外，本發(fā)明也提供一種解調(diào)變(或解碼)脈沖寬度調(diào)變信號的方法，其步驟至少包括：(1)使一脈沖寬度調(diào)變信號在第一時間區(qū)段內(nèi)于一第一信號傳遞路徑進行傳輸，此第一信號傳遞路徑是由串聯(lián)耦接在一起的多個第一延遲元件所形成；(2)在第一時間區(qū)段結(jié)束時，對這些第一延遲元件的輸出進行采樣并以此獲得多個第一邏輯信號；(3)在第一時間區(qū)段結(jié)束后，使脈沖寬度調(diào)變信號在第二時間區(qū)段內(nèi)于一第二信號傳遞路徑進行傳輸，此第二信號傳遞路徑是由串聯(lián)耦接在一起的多個第二延遲元件所形成；(4)在第二時間區(qū)段結(jié)束時，對這些第二延遲元件的輸出進行采樣并以此獲得多個第二邏輯信號；(5)在第二時間區(qū)段結(jié)束后，將每個第一邏輯信號與相對應(yīng)的第二邏輯信號進行一第一運算，并根據(jù)這些第一運算的結(jié)果獲得多個第三邏輯信號；(6)將這些第三邏輯信號進行一第二運算，并根據(jù)第二運算的結(jié)果獲得一第四邏輯信號，然后依據(jù)此第四邏輯信號獲得脈沖寬度調(diào)變信號在一第三時間區(qū)段所代表的數(shù)值。此第三時間區(qū)段為脈沖寬度調(diào)變信號的一脈波周期，而且包括上述第一與第二時間區(qū)段。第一時間區(qū)段為脈沖寬度調(diào)變信號出現(xiàn)第一電平改變至脈沖寬度調(diào)變信號出現(xiàn)第二電平改變的時間間隔。第二時間區(qū)段為脈沖寬度調(diào)變信號出現(xiàn)上述第二電平改變至脈沖寬度調(diào)變信號出現(xiàn)第三電平改變的時間間隔。又，第二時間區(qū)段緊接在第一時間區(qū)段之后。另外，當(dāng)?shù)谝贿\算為與(AND)邏輯運算時，第二運算為或(OR)邏輯運算。當(dāng)?shù)谝贿\算為或(OR)邏輯運算時，第二運算為與(AND)邏輯運算。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果在于：