[發明專利]顯示驅動集成電路及其顯示數據處理方法

有效

• 申請號: 201310403568.3
• 申請日: 2013-09-06
• 公開（公告）號: CN103680379B
• 公開（公告）日: 2018-05-18
• 發明（設計）人: 裵鐘坤;金度慶;姜元植
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G09G3/20
• 分類號: G09G3/20;G09G5/36;G09G5/39
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 錢大勇

1.一種顯示驅動集成電路，包括：

第一行緩沖器，被配置來接收奇數線的第一像素數據并且響應于內部時鐘信號輸出第一像素數據；

第二行緩沖器，其接收偶數線的第二像素數據并且響應于內部時鐘信號輸出第二像素數據；

行緩沖器控制器，被配置來響應于外部時鐘信號按照2像素數據接收顯示數據并且輸出第一和第二像素數據；

數據合并器，被配置來合并從所述第一行緩沖器輸出的第一像素數據和從所述第二行緩沖器輸出的第二像素數據；以及

圖像數據處理塊，被配置來處理合并的像素數據，

其中內部時鐘信號的頻率低于外部時鐘信號的頻率。

2.如權利要求1所述的顯示驅動集成電路，其中第一和第二像素數據的每個是2像素數據。

3.如權利要求2所述的顯示驅動集成電路，其中行緩沖器控制器控制第一和第二行緩沖器的寫操作和讀操作并且使用外部時鐘信號作為用于寫操作的寫時鐘以及使用內部時鐘信號作為用于讀操作的讀時鐘。

4.如權利要求2所述的顯示驅動集成電路，其中行緩沖器控制器輸出讀數據信號，以用于合并從所述第一行緩沖器輸出的第一像素數據和從所述第二行緩沖器輸出的第二像素數據。

5.如權利要求1所述的顯示驅動集成電路，其中圖像數據處理塊處理包括4像素數據的合并的像素數據。

6.如權利要求5所述的顯示驅動集成電路，還包括：

移位寄存器，被配置來響應于時鐘信號按照4像素數據移位通過圖像數據處理塊處理的顯示數據；

鎖存電路，被配置來存儲經移位的顯示數據；和

源極驅動器，被配置來產生與存儲在鎖存電路的顯示數據對應的模擬電壓。

7.如權利要求1所述的顯示驅動集成電路，其中圖像數據處理塊處理包括2像素數據的合并的像素數據。

8.如權利要求7所述的顯示驅動集成電路，還包括：

像素轉換器，被配置來將由圖像數據處理塊處理的2像素顯示數據轉換為4像素顯示數據。

9.如權利要求1所述的顯示驅動集成電路，其中按照MIPI(移動工業處理器接口)格式從外部設備接收外部時鐘信號和數據分組。

10.如權利要求9所述的顯示驅動集成電路，還包括：

MIPI客戶端，被配置來經由多條線接收數據分組；以及

MIPI包裝器，被配置來響應于外部時鐘信號從MIPI客戶端接收32位顯示數據，并響應于外部時鐘信號按照2像素數據輸出48位顯示數據。

11.如權利要求10所述的顯示驅動集成電路，其中多條線是4線并且外部時鐘信號的頻率低于125MHz。

12.如權利要求1所述的顯示驅動集成電路，還包括：

振蕩器，被配置來產生內部時鐘信號。

13.一種顯示驅動集成電路的顯示數據處理方法，包括：

響應于外部時鐘信號對至少一個行緩沖器寫入顯示數據；

響應于內部時鐘信號從至少一個行緩沖器讀取該顯示數據；

按照預定的像素數據單位處理讀取的顯示數據，

其中內部時鐘信號的頻率低于外部時鐘信號的頻率。

14.如權利要求13所述的顯示數據處理方法，還包括：

從外部設備接收數據分組和外部時鐘信號；以及

根據輸入數據分組向至少一個行緩沖器輸出顯示數據，其中輸出的顯示數據是用于4像素的像素數據。

15.如權利要求13所述的顯示數據處理方法，還包括：

按照預定的像素數據單位合并讀取的顯示數據。