[發明專利]多路開關電源相位交錯并聯的分布式控制裝置及方法

有效

• 申請號: 201310399787.9
• 申請日: 2013-09-04
• 公開（公告）號: CN103427606A
• 公開（公告）日: 2013-12-04
• 發明（設計）人: 李施為;譚詩干;唐建明
• 申請（專利權）人: 深圳市通業科技發展有限公司
• 主分類號: H02M1/088
• 分類號: H02M1/088
• 代理公司: 深圳市博銳專利事務所 44275
• 代理人: 張明

技術領域

本發明涉及一種開關電源控制領域，尤其是指一種多路開關電源相位交錯并聯的分布式控制裝置及方法。

背景技術

隨著電源負載對功率要求越來越大，電源模塊的并聯成為一種增大輸出功率的有效方法。然而隨之而來的，如何能有效的管理并聯的電源模塊，并有效減小電源系統的輸出紋波電壓、紋波電流，減小電感量、減小電容量，降低電源成本也成為多電源并聯應用的電源產品質量追求的一個方向。

目前，在低壓小功率板載電源模塊中，已有一種能集中控制的最多四路交錯并聯輸出的電源管理芯片。這種小功率電源管理芯片交錯控制的模塊必須全部集中在一塊PCB電路板上。并且最多只能管理4個交錯并聯模塊。對于物理距離遠、模塊之間是獨立的PCB電路的情況，這種已有的小功率交錯電源管理芯片也無法實現物理距離遠的工況。而在大功率電源柜中，各個電源模塊都是獨立的PCB電路板，并且并聯數量在很多情況下會超過4個。所以目前已有的這種集中控制的多路交錯并聯輸出的電源管理芯片無法應用在大功率的電源柜中。

發明內容

本發明的目的在于克服了上述缺陷，提供一種多路開關電源相位交錯并聯的分布式控制裝置及方法。

本發明的目的是這樣實現的：本發明提供了一種多路開關電源相位交錯并聯的分布式控制裝置，它包括相位控制處理器和所述每路開關電源模塊均包括有PWM生成單元及電源拓撲；所述相位控制處理器與多路的開關電源模塊對應設有多個相位控制信號輸出，每個相位控制信號輸出連接一路開關電源模塊的PWM生成單元；所述每路開關電源模塊的PWM生成單元輸出PWM驅動連接電源拓撲；多路開關電源模塊的電源拓撲輸出并接負載；所述每路開關電源模塊的PWM生成單元輸出有反饋信號至相位控制處理器，電源拓撲輸出有狀態反饋信號至相位處理器；所述狀態反饋信號包括電壓、電流信號；用于對每路開關電源模塊依次根據相位差輸出驅動信號；所述相位差為360除以正常工作的PWM生成單元數量；

較佳的，所述相位控制處理器通過通信總線與多路的開關電源模塊相連；

較佳的，所述相位控制處理器包括主相位控制處理器及副相位控制處理器，主相位控制處理器與副相位控制處理器均掛設于通信總線上；所述副相位控制處理器，用于檢測主相位控制處理器是否正常工作，當主相位控制處理器工作異常時承擔主相位控制處理器的。

本發明還涉及一種多路開關電源相位交錯并聯的分布式控制方法，它包括相位交錯控制流程；

所述交錯控制流程包括步驟：

A1）、初始化，整個系統上電，對系統的故障情況進行檢測，若系統正常則繼續步驟；

B1）、檢測接入的PWM生成單元數量n；

C1）、設定相位差為360/n度；

D1）、將PWM生成單元反饋的對應相位控制信號的相位差與設定相位差比較，若超預設誤差則執行步驟F1，否則繼續步驟；

E1）、對各路PWM生成單元依次根據相位差輸出驅動信號；

F1）、矯正相位差設定，而后執行步驟E1；

較佳的，它還包括系統故障判別流程，系統故障判別流程包括判別當出現過流或過壓時停止控制輸出，關閉所有的PWM生成單元的步驟；

較佳的，它還包括單元故障判別流程，單元故障判別流程包括步驟：

A2）、接收各PWM生成單元反饋的工作狀況，當有PWM生成單元故障時執行步驟B2；

B2）、關閉故障PWM生成單元；

C2）、判斷是否所有PWM生成單元故障，是則執行步驟E2，否則繼續步驟；

D2）、根據交錯控制流程中B1檢測接入的PWM生成單元數量n減去故障PWM生成單元數量a，設定相位差為360/（n-a）度，轉至交錯控制流程的步驟D1；

較佳的，它還包括控制故障檢測流程，控制故障檢測流程包括設置主、副交錯控制流程，平時執行主交錯控制流程，副交錯控制流程對主交錯控制流程檢測，當主交錯控制流程故障則停止主交錯控制流程，切換啟動副交錯控制流程。

本發明的有益效果在于可有效應用在大功率電源柜中，通過控制裝置及方法的配置簡單靈活對電源柜中各個電源模塊進行交錯并聯控制，交錯并聯的模塊（即一個由PWM生成單元及電路拓撲組成的支路）數量不再局限于四個。交錯并聯的模塊個數可以是2個以上，理論上沒有上限，不過在實際應用中，交錯并聯2～16個不等。也可以根據功率需求來確定模塊并聯數，如果輸出功率大，則可以并聯更多的模塊。

附圖說明

下面結合附圖詳述本發明的具體結構

圖1為本發明的裝置結構示意圖；

圖2為本發明的方法流程示意圖。