[發明專利]半導體器件的形成方法

在審

• 申請號: 201310398648.4
• 申請日: 2013-09-04
• 公開（公告）號: CN104425379A
• 公開（公告）日: 2015-03-18
• 發明（設計）人: 禹國賓;洪中山
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制作領域，特別涉及半導體器件的形成方法。

背景技術

隨著半導體技術的不斷發展，載流子遷移率增強技術獲得了廣泛的研究和應用，提高溝道區的載流子遷移率能夠增大MOS器件的驅動電流，提高器件的性能。

現有半導體器件制作工藝中，由于應力可以改變硅材料的能隙和載流子遷移率，因此通過應力來提高半導體器件的性能成為越來越常用的手段。具體地，通過適當控制應力，可以提高載流子（NMOS器件中的電子，PMOS器件中的空穴）遷移率，進而提高驅動電流，以此極大地提高半導體器件的性能。

目前，采用嵌入式鍺硅（Embedded?SiGe）或/和嵌入式碳硅（Embedded?SiC）技術，即在需要形成PMOS區域的源區和漏區的區域先形成鍺硅材料，然后再進行摻雜形成PMOS器件的源區和漏區，在NMOS區域的源區和漏區的區域先形成碳硅材料，然后再進行摻雜形成NMOS器件的源區和漏區；形成所述鍺硅材料是為了引入硅和鍺硅（SiGe）之間晶格失配形成的壓應力，以提高PMOS器件的性能。形成所述碳硅材料是為了引入硅和碳硅（SiC）之間晶格失配形成的拉應力，以提高NMOS器件的性能。

嵌入式鍺硅和嵌入式碳硅技術的應用在一定程度上可以提高半導體器件的載流子遷移率，但是在實際應用中發現，半導體器件中的載流子遷移率增加的程度有限，半導體器件的驅動電流不能得到有效的提高。

發明內容

本發明解決的問題是提供一種優化的半導體器件的形成方法，增加作用于半導體器件溝道區的應力大小，從而提高半導體器件的載流子遷移率，進而提高半導體器件的驅動電流。

為解決上述問題，本發明提供一種半導體器件的形成方法，包括：提供具有隔離結構的半導體襯底；在所述相鄰隔離結構間的半導體襯底表面形成柵極結構；在所述柵極結構兩側的半導體襯底內形成凹槽，且位于隔離結構附近區域的凹槽暴露出隔離結構的部分側壁；采用外延工藝形成填充所述凹槽的應力層，且所述應力層形成后，凹槽靠近隔離結構側壁區域具有空隙；形成填充滿所述空隙的填充層。

可選的，所述空隙的底部在隔離結構側壁和凹槽交界處，離所述交界處越遠，空隙的寬度越大。

可選的，所述填充層的材料為多晶硅、鍺化硅或碳化硅。

可選的，形成填充滿所述空隙的填充層，工藝步驟為：形成覆蓋所述柵極結構側壁和頂部以及空隙表面的厚膜，且所述厚膜填充滿所述空隙；對除位于空隙處以外的厚膜進行回刻蝕工藝，形成填充滿所述空隙的填充層。

可選的，所述厚膜的厚度為50埃至300埃。

可選的，采用化學氣相沉積工藝形成所述厚膜。

可選的，所述化學氣相沉積工藝的具體參數為：向反應腔室內通入硅源氣體，所述硅源氣體為硅烷或乙硅烷，其中，硅源氣體流量為10sccm至500sccm，反應腔室壓強為10托至200托，反應腔室溫度為600度至800度。

可選的，采用濕法刻蝕或干法刻蝕進行所述回刻蝕工藝。

可選的，所述濕法刻蝕的刻蝕液體為氨水或四甲基氫氧化銨溶液。

可選的，所述干法刻蝕的刻蝕氣體為HCl、HBr、CF₄、CH₂H₂、CHF₃或SF₆。

可選的，所述隔離結構的材料為SiO₂。

可選的，在所述填充層形成后，還包括步驟：對所述半導體襯底進行退火處理。

可選的，所述退火處理為毫秒退火、尖峰退火或浸入式退火。

可選的，所述退火處理為毫秒退火，所述退火處理的具體工藝參數為：退火溫度為1000度至1350度，退火時長為0.1毫秒至5毫秒；所述退火處理為尖峰退火，所述退火處理的具體工藝參數為：退火溫度為900度至1200度；所述退火處理為浸入式退火，所述退火處理的具體工藝參數為：退火溫度為500度至1000度，退火時長為10秒至300秒。

可選的，所述應力層的材料為SiGe或SiC。