[發(fā)明專利]產(chǎn)生線路模型的系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 201310397249.6
• 申請日: 2013-09-04
• 公開（公告）號: CN103678755B
• 公開（公告）日: 2017-01-04
• 發(fā)明（設計）人: H·T·馬烏;G·扎梅爾
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京戈程知識產(chǎn)權代理有限公司11314
• 代理人: 程偉,王錦陽

技術領域

本發(fā)明的具體實施例大體涉及集成電路設計。更特別的是，本發(fā)明的具體實施例涉及產(chǎn)生供信號完整性分析及功能設計驗證用的線路模型(wire?model)的系統(tǒng)及方法。

背景技術

制造集成電路的簡化方法包含下列步驟：發(fā)展產(chǎn)品構想，設計電路，制造電路，封裝及組裝該產(chǎn)品。電路設計方法可進一步精細化含有下列步驟：精細化產(chǎn)品構想，產(chǎn)生邏輯設計圖(logic?schematic)，以及驗證電路布局的功能。由于制造工藝已減到50納米以下，電路布局在電路布局的功能驗證時更頻繁地無法滿足設計要求。這些失敗可能由電路組件的緊鄰造成，這會增加寄生分量(parasitic?component)(例如，寄生電容、寄生電阻及寄生電感)。寄生分量使傳播通過電路的電子信號延遲以及可能導致信號完整性問題，妨礙電路滿足設計要求。如果電路設計無法滿足設計要求，設計者必須修改電路設計以及重新測試新設計直到滿足所有的設計要求。此一重復過程會增加工藝的額外成本以及延遲設計的完成。

線路模型可用來判斷電路設計的寄生效應，以便協(xié)助避免設計方法后期的昂貴重新設計。硅代工廠或組件庫供貨商(cell?library?vendor)可從得自各種樣本設計的統(tǒng)計信息開發(fā)出線路模型。不過，特定的設計可能無法取得線路模型，以及設計者可能需要得知線路的分布電阻及電容。此外，線路模型的開發(fā)及使用很復雜、麻煩及耗時。

考慮到以上問題，最好可提供產(chǎn)生線路模型的系統(tǒng)及方法而沒有復雜的功能讓設計者可根據(jù)給定要求來改變模型正確度。此外，由以下結(jié)合附圖及背景技術與具體實施方式及權利要求書將明白其它合意的特征及特性。

發(fā)明內(nèi)容

在一示范具體實施例中，提供一種產(chǎn)生線路模型的方法。該方法包括產(chǎn)生線路配置檔(wire?configuration?file)。該寄生分量值由該線路配置檔確定以及用來建構合并該寄生分量值以計算電路的信號完整性的表格模型(table?model)。

也提供一種產(chǎn)生線路模型的示范方法，其通過提供線路幾何(wire?geometry)以及選擇具有多個技術參數(shù)的技術。定義該多個技術參數(shù)中的每一個的范圍。然后，由該線路配置及該多個技術參數(shù)產(chǎn)生線路配置檔。寄生分量值由該線路配置檔確定以及合并Verilog-A表格模型以計算電路的信號完整性。

此外，提供產(chǎn)生線路模型的系統(tǒng)的示范具體實施例。該系統(tǒng)包含耦接至顯示裝置、使用者輸入裝置及儲存裝置的處理器。該處理器經(jīng)配置成(1)產(chǎn)生線路配置檔，(2)由該線路配置檔確定寄生分量值，以及(3)由該寄生分量值建構表格模型。

附圖說明

參考以下結(jié)合附圖的詳細說明及權利要求書可更加完整地了解本發(fā)明，圖中類似的組件用相同的組件符號表示，且其中：

圖1及圖2的流程圖是根據(jù)具體實施例圖標集成電路的設計及制造的各種步驟；

圖3是產(chǎn)生線路模型的方法的示范具體實施例；以及

圖4是產(chǎn)生線路模型的系統(tǒng)的示范具體實施例。

具體實施方式

以下的詳細說明在本質(zhì)上只是用來圖解說明而非旨在限制本發(fā)明具體實施例或所述具體實施例的應用及用途。本文使用“示范”的意思是“用來作為例子、實例或圖例”。在此作為范例所描述的任何具體實作不是要讓讀者認為它比其它具體實作更佳或有利。此外，希望不受明示或暗示于【技術領域】、【背景技術】、【發(fā)明內(nèi)容】或【具體實施方式】的中的理論約束。

如前述，期望可提供產(chǎn)生線路模型的系統(tǒng)及方法以判斷集成電路中由寄生分量(例如，寄生電容、寄生電阻及寄生電感)造成的信號完整性問題(例如，信號延遲、交互干擾、及信號紅外線落差)。根據(jù)一具體實施例，這可通過以下步驟來實現(xiàn)：產(chǎn)生線路配置，由該線路配置確定所述寄生分量值，以及建構使用所述寄生分量值的表格模型。這讓設計者產(chǎn)生以彼等的要求量身訂做的線路模型而沒有復雜、麻煩又耗時的產(chǎn)生過程。

圖1的流程圖100是根據(jù)一具體實施例圖標集成電路的設計及制造的簡化示范步驟。開發(fā)產(chǎn)品構想，(步驟102)包括一組所欲性能。然后，設計電路(步驟104)以滿足該組所欲性能(步驟102)，圖2進一步描述此過程。然后，制造電路設計(步驟106)，封裝(步驟108)，及組裝(步驟110)。應了解此描述并非意在限制本具體實施例而只是用來圖解說明。提及的步驟可用不同的順序完成或完全不按照設計的個別要求。