[發明專利]集成電路及發光二極管集成電路級聯信號的單線傳輸電路

有效

• 申請號: 201310396363.7
• 申請日: 2013-09-03
• 公開（公告）號: CN103490762A
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 張偉;李杰平;門洪達;吳光明;梁福喜
• 申請（專利權）人: 深圳市天微電子有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/0175
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 何平

1.一種集成電路，用于處理包括公共配置數據C1和私有數據D1D2…Dn的傳輸數據C1D1D2…Dn，其特征在于，包括：

接收儲存模塊，用于接收并存儲公共配置數據C1；

數據轉發模塊，用于轉發接收儲存模塊處理后的數據；

數據截取模塊，用于從私有數據D1D2…Dn中截取儲存數據D1；

數據重組模塊，用于把公共配置數據C1和截取儲存數據后的數據D2D3…Dn重組。

2.一種集成電路，用于處理包括公共配置數據C1C2和私有數據D1D2…Dn的傳輸數據C1C2D1D2…Dn，其特征在于，包括：

接收儲存模塊，用于接收并存儲公共配置數據C1；

校驗模塊，用于從所述接收儲存模塊接收公共配置數據C1、從集成電路的數據輸入端接收公共配置數據C2，并對所述公共配置數據C1、C2進行校驗；

數據轉發模塊，用于轉發校驗模塊校驗后的數據；

第一調制模塊，用于調制所述校驗后的數據；

第二調制模塊，用于調制私有數據D1D2…Dn；

數據截取模塊，用于從私有數據D1D2…Dn中截取儲存數據D1；

數據重組模塊，用于把公共配置數據C1C2和截取儲存數據后的數據D2D3…Dn重組。

3.根據權利要求2所述的集成電路，其特征在于，所述接收儲存模塊包括：非門N10，非門N12，與或非門AOI10，以及m個D觸發器；m個D觸發器分別為D觸發器DFF1、D觸發器DFF2……D觸發器DFFm；

所述與或非門AOI10包括第一與門、第二與門、第一或非門；

所述非門N10輸出端連接所述第一與門的第二輸入端，所述非門N10輸入端連接所述第二與門的第一輸入端，所述第一或非門的輸出端連接所述非門N12的輸入端，所述非門N12的輸出端連接所述D觸發器DFF1的D輸入端；

所述D觸發器DFF1的Q輸出端連接所述D觸發器DFF2的D輸入端，所述D觸發器DFF2的Q輸出端連接所述D觸發器DFF3的D輸入端，…所述D觸發器DFFm-1的Q輸出端連接所述D觸發器DFFm的D輸入端；

所述D觸發器DFFm的Q輸出端連接所述第一與門的第一輸入端；

所述非門N10的輸入端接收控制信號CMD1H，所述第二與門的第二輸入端接收所述傳輸數據DICOR，所述D觸發器DFF1、D觸發器DFF2……D觸發器DFFm的時鐘輸入端接收時鐘信號MQ<1>，所述D觸發器DFFm的Q輸出端輸出數據CMDQ至所述第一與門的第一輸入端；

所述控制信號CMD1H用于對所述第一與門的第一輸入端數據和所述第二與門的第二輸入端數據的選通，選通的數據在所述時鐘信號MQ<1>的觸發下，依次逐位寄存進所述D觸發器DFF1、D觸發器DFF2……D觸發器DFFm。

4.根據權利要求3所述的集成電路，其特征在于，所述校驗模塊校驗所述C2是否為所述C1的取反值。