[發明專利]印刷電路板疊層錯誤檢測方法、檢測模塊及印刷電路板

在審

• 申請號: 201310395549.0
• 申請日: 2013-09-03
• 公開（公告）號: CN104427748A
• 公開（公告）日: 2015-03-18
• 發明（設計）人: 陳杰標;徐朝暉
• 申請（專利權）人: 北大方正集團有限公司;珠海方正科技多層電路板有限公司
• 主分類號: H05K1/02
• 分類號: H05K1/02;H05K3/00
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 羅建民;鄧伯英

技術領域

本發明涉及印刷電路技術領域，具體涉及印刷電路板疊層錯

誤檢測方法、檢測模塊及相應的印刷電路板。

背景技術

印刷電路板（PCB）是疊層結構，其由多層板構成，多層板的層數根據具體設計而不同。但是，無論印刷電路板有多少層，為了避免串擾，應確保疊層中各層順序不存在錯誤。當疊層中各層順序存在錯誤時，會造成印刷電路板報廢。如果疊層中各層順序存在錯誤的印刷電路板流入后續的電子產品生產中，則所生產出的電子產品在使用時就會出現串擾，嚴重的可能會引起電路的誤觸發，導致相應的電子系統無法正常工作。

但是，由于印刷電路板趨于多功能化，其層數也越來越多，層數越多，疊層中各層順序存在錯誤的機率也越大，這給后續電子產品的生產帶來了極大的風險。

現有技術中，為了避免疊層中各層順序存在錯誤的印刷電路板流入后續的電子產品生產中，在印刷電路板疊層層壓后或在印刷電路板成品進入后續電子產品的生產中前，對印刷電路板進行檢測，以便發現并及早剔除疊層中各層順序存在錯誤的印刷電路板，從而避免其流入后續電子產品的生產中。

發明內容

本發明的目的是提供一種能夠在印刷電路板疊層層壓前檢測出印刷電路板疊層中各層順序是否存在錯誤的方法、檢測模塊及相應的印刷電路板，從而減少成品印刷電路板的報廢率，提高印刷電路板及其后續電子產品的生產效率。

根據本發明的一方面，提供一種印刷電路板，包括疊層結構，其特征在于，所述印刷電路板包括用于檢測所述疊層結構中各層順序是否存在錯誤的檢測模塊，所述檢測模塊包括分別蝕刻在所述疊層結構中各層上的多個預定圖形，各預定圖形分別位于各層的邊緣位置，從所述疊層結構的側面看，所述多個預定圖形構成預定圖案。

根據本發明的另一方面，提供一種印刷電路板疊層錯誤檢測模塊，包括多個預定圖形，其特征在于，所述多個預定圖形分別蝕刻在所述印刷電路板疊層中的各層上，并且各預定圖形分別位于各層的邊緣位置，其中，當所述印刷電路板疊層中各層順序不存在錯誤時，從所述印刷電路板疊層的側面看，所述多個預定圖形構成預定圖案。

根據本發明的再一方面，提供一種利用所述印刷電路板疊層錯誤檢測模塊來檢測印刷電路板疊層中各層順序是否存在錯誤的方法，其特征在于，目測印刷電路板疊層側面檢測模塊所構成的圖案，其中，當目測所得的圖案與預定圖案不一致時，判定所述印刷電路板疊層中各層順序存在錯誤。

優選地，所述預定圖形由銅構成。

優選地，所述預定圖形為方塊圖形。

優選地，所述預定圖案為一斜直線。

本發明的有益效果是：能夠在印刷電路板疊層層壓前以目測的方法檢測出印刷電路板疊層中各層順序是否存在錯誤，從而能夠有效地減少成品印刷電路板的報廢率，同時，以目測的方法進行檢測操作簡單。

附圖說明

圖1示出了根據本發明的實施例的印刷電路板疊層結構的側視圖。

具體實施方式

為使本領域技術人員更好地理解本發明的技術方案，下面結合附圖和具體實施例對本發明作進一步詳細的描述。

實施例1

一種印刷電路板，包括疊層結構，其特征在于：所述印刷電路板包括用于檢測所述疊層結構中各層順序是否存在錯誤的檢測模塊，所述檢測模塊包括分別蝕刻在所述疊層結構中各層上的多個預定圖形，各預定圖形分別位于各層的邊緣位置，從所述疊層結構的側面看，所述多個預定圖形構成預定圖案。

圖1示出了根據本發明的實施例的印刷電路板疊層結構的側視圖。

如圖1所示，本實施例中的印刷電路板疊層由多層芯板組成，多層芯板的層數根據具體設計而不同。其中，每層芯板可以為覆銅環氧樹脂層壓板（例如，FR-4覆銅板），各層芯板間可以由一層或多層部分固化的環氧樹脂（PP）薄片（例如，FR-4半固化片）粘結起來。

本實施例中，各層芯板上均蝕刻有預定圖形，例如5mm*5mm的方銅塊1，各方銅塊1位于各層芯板的邊緣位置，以使得將各層芯板層疊在一起形成疊層后，可以從疊層的側面目視看到各方銅塊1。而且，從疊層的側面看，各方銅塊1成預定圖案，例如一斜直線。