[發明專利]一種芯片器件及其測試方法

有效

• 申請號: 201310395193.0
• 申請日: 2013-09-03
• 公開（公告）號: CN104422867B
• 公開（公告）日: 2017-06-06
• 發明（設計）人: 陳志堅;胡勝發
• 申請（專利權）人: 安凱（廣州）微電子技術有限公司
• 主分類號: G01R31/26
• 分類號: G01R31/26;H03F3/45
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 王寶筠

技術領域

本發明涉及測試領域，尤其是涉及一種芯片器件及其測試方法。

背景技術

在現有技術中，芯片器件中通常包括多個模塊，每個模塊在輸入或者輸出模擬信號時，使用的是差分信號。因此，每一個模塊需要占用芯片器件的兩個引腳，用于輸入或輸出差分信號。顯然，若一個芯片器件具有ｎ個模塊，則ｎ個模塊就會占用至少2ｎ個引腳。可見，現有技術中芯片器件的各個模塊占用的引腳數量較多，從而造成了寶貴的引腳資源的浪費。

發明內容

本發明解決的技術問題在于提供一種芯片器件及其測試方法，實現減少模塊占用芯片器件的引腳數量，從而節省寶貴的引腳資源。

為此，本發明解決技術問題的技術方案是：

本發明提供了一種芯片器件，所述芯片器件內置有ｎ個模塊和ｎ個單端與差分轉換電路，每個所述模塊分別對應一個所述單端與差分轉換電路，每個所述模塊連接與該模塊對應的單端與差分轉換電路的差分端口，各個單端與差分轉換電路的單端端口分別連接所述芯片器件的引腳；其中，所述ｎ為大于或等于1的自然數。

優選地，所述芯片器件還內置有ｍ個開關電路，ｍ個所述單端與差分轉換電路的單端端口分別通過所述ｍ個開關電路連接到所述芯片器件的引腳；該連接開關電路的各個引腳中，每個引腳至少連接有兩個所述開關電路；其中，所述ｍ為小于或等于ｎ的自然數。

優選地，所述ｍ等于ｎ，所述ｎ個單端與差分轉換電路的單端端口分別通過ｎ個所述開關電路連接到所述芯片器件的同一引腳。

優選地，所述芯片器件還設置有控制引腳，所述控制引腳接收到的控制信號用于控制所述開關電路的導通與閉合。

優選地，任一個所述開關電路包括第一ＮＭＯＳ管和第一ＰＭＯＳ管；

所述第一ＮＭＯＳ管的漏極和所述第一ＰＭＯＳ管的漏極相連，作為該開關電路的輸入端口；所述第一ＮＭＯＳ管的源極和所述第一ＰＭＯＳ的源極相連，作為該開關電路的輸出端口；

若該開關電路連接的單端與差分轉換電路的單端端口為該單端與差分轉換電路的輸出端口時，該開關電路的輸入端口連接該單端端口；若該開關電路連接的單端與差分轉換電路的單端端口為該單端與差分轉換電路的輸入端口時，該開關電路的輸出端口連接該單端端口。

優選地，所述單端與差分轉換電路為單端轉差分電路或者差分轉單端電路。

優選地，任一個所述差分轉單端電路包括：第二ＰＭＯＳ管、第三ＰＭＯＳ管、第四ＰＭＯＳ管、第五ＰＭＯＳ管、第六ＰＭＯＳ管、第七ＰＭＯＳ管、第二ＮＭＯＳ管、第三ＮＭＯＳ管、第四ＮＭＯＳ管、第五ＮＭＯＳ管和第一電阻；

第二ＰＭＯＳ管的源極、第三ＰＭＯＳ管的源極、第四ＰＭＯＳ管的源極以及第五ＰＭＯＳ管的源極連接到電源電壓，第二ＰＭＯＳ管的柵極和第二ＮＭＯＳ管的柵極連接到該差分轉單端電路的開啟電壓，第二ＰＭＯＳ管的漏極、第三ＰＭＯＳ管的漏極和柵極、第四ＰＭＯＳ管的柵極、第五ＰＭＯＳ管的柵極和第二ＮＭＯＳ管的漏極連接到偏置電壓，第四ＰＭＯＳ管的漏極連接第六ＰＭＯＳ管的源極和第七ＰＭＯＳ管的源極，第六ＰＭＯＳ管的漏極連接第三ＮＭＯＳ管的漏極和柵極、以及第四ＮＭＯＳ管的柵極，第七ＰＭＯＳ管的漏極連接第四ＮＭＯＳ管的漏極和第五ＮＭＯＳ管的柵極，第五ＮＭＯＳ管的柵極通過第一電阻連接第五ＮＭＯＳ管的漏極和第五ＰＭＯＳ管的漏極，第五ＮＭＯＳ管的源極、第四ＮＭＯＳ管的源極、第三ＮＭＯＳ管的源極、第二ＮＭＯＳ管的源極連接到地電壓，所述第五ＰＭＯＳ管的漏極作為該差分轉單端電路的輸出端口，第六ＰＭＯＳ管的柵極和第七ＰＭＯＳ管的柵極作為該差分轉單端電路的輸入端口。

優選地，任一個所述單端轉差分電路包括：第八ＰＭＯＳ管、第九ＰＭＯＳ管、第十ＰＭＯＳ管、第十一ＰＭＯＳ管、第十二ＰＭＯＳ管、第六ＮＭＯＳ管、第七ＮＭＯＳ管、第八ＮＭＯＳ管、第九ＮＭＯＳ管、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻和電容；