[發明專利]超級結半導體器件的元胞結構和工藝實現方法

無效

• 申請號: 201310392629.0
• 申請日: 2013-09-03
• 公開（公告）號: CN103489785A
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 張志群;張峰
• 申請（專利權）人: 上海愷創電子有限公司;北京希格瑪和芯微電子技術有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/49
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種半導體集成電路中的超級結器件結構，具體涉及一種深槽型的超級結半導體器件的結構設計和工藝實現方法。

背景技術

超級結半導體器件是不斷發展的功率-電子系統的內在驅動力。尤其是在節約能源、動態控制、噪音減少等方面。產品主要應用于對能源與負載之間的能量進行控制，并且應當擁有精度高、速度快和功耗低的特點。

但是，超結器件的應用受限于其雪崩耐量。如圖3所示，當超級結器件在開啟的狀態下瞬時關斷(產品的柵極電壓下降為0或負電壓)，由于存在負載電流，感性負載在器件完全關斷前，起到類似電流源的負作用，負載電流從工作電流下降為0。此時由于器件溝道關閉，器件源漏兩端電壓差即為器件應用的阻斷電壓。阻斷電壓和負載電流的積分，即為器件在關斷瞬間承受的雪崩耐量。當雪崩能量作用于器件，使器件發熱超過器件本身所能承受的極限，器件損壞。而如圖2所示，當器件發生雪崩擊穿時，器件溫度的持續升高，寄生晶體管的開啟，導致器件所承受的雪崩耐量大幅度增加。

如何抑制與降低寄生晶體管的開啟，是本發明研究的課題。

發明內容

本發明所要解決的技術問題是提供一種深槽型的超級結半導體器件的元胞結構以及相應的工藝解決方案，它可以提高超級結產品的雪崩擊穿耐量。

為解決上述技術問題，本發明的技術解決方案為：通過在阱區底部有效的埋入埋層金屬作為互聯層，利用金屬本身的低電阻和低溫度阻性變化特性，有效降低超級結產品阱區的串聯電阻，尤其在器件雪崩擊穿發生時刻，最大化的抑制了寄生晶體管的開啟，從而提高器件抗雪崩擊穿能力以及提高產品的相關的可靠性。同時通過埋層金屬上方濃度可調式第二類型外延層的設計，和埋層金屬形成歐姆接觸確保器件阱區電極的引出同時，對于雪崩擊穿時過剩載流子的復合與引導，也是對器件性能優化的幫助。雖然對本發明的描述是參考其具體實施方案進行的，但對本領域的普通技術人員而言，許多其他的變化和修改是顯而易見的，本發明不應該局限于本文的特定公開，而應僅由所附權利的要求來限定。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細的說明：

圖1本發明深槽型的超級結半導體器件的元胞結構示意圖；

圖2超級結器件發生雪崩擊穿原理圖；

圖3超級結產品發生雪崩擊穿瞬間電流電壓變化曲線圖；

圖4本發明半導體基板剖視圖；

圖5本發明第二類型摻雜的阱區【7】離子注入，高溫驅入后剖視圖；

圖6本發明第二類型的外延柱區【3】形成后剖視圖；

圖7本發明柵極溝槽【4】、柵極多晶硅【6】、電介質隔離層【5】形成后剖視圖；

圖8本發明金屬埋層【9】形成后剖視圖；

圖9本發明第二類型外延區【10】形成后剖視圖；

圖10本發明第一類型摻雜的源區【8】形成后剖視圖；

圖11本發明接觸孔【11】形成后剖視圖；

具體實施方式

本發明公開了一種深槽型的超級結半導體器件的元胞結構和工藝實現方法，包括器件的襯底第一類型的重摻雜區【1】；位于襯底第一類型重摻雜區【1】之上的第一類型外延漂移區【2】；位于襯底重摻雜區【1】之上且位于外延漂移區【2】內的兩側的第二類型的外延柱區【3】；在所述第二類型的外延柱區【3】之間有柵極溝槽【4】；所述溝槽內部是柵極多晶硅【6】；所述柵極溝槽【4】與柵極多晶硅【6】之間有電介質隔離層【5】；在所述柵極溝槽【4】與半絕緣柱區【3】之間形成第二類型摻雜的阱區【7】；所述阱區上部形成第一類型摻雜的源區【8】；源區【8】和阱區【7】通過接觸孔【11】連接電位；所述第二類型摻雜的阱區【7】內部有第二類型外延區【10】；所述第二類型外延區【10】下方有金屬埋層【9】，金屬埋層【9】和所述接觸孔【11】相連。

具體工藝制造方法用來實現所述的深槽型的超級結半導體器件的元胞結構，其工藝步驟包括：

STEP1：在第一類型外延漂移區【2】上，利用光刻膠形成離子注入區域，采用離子注入，并用高溫驅入的方法形成第二類型摻雜的阱區【7】。

STEP2：在第一類型外延漂移區【2】上形成溝槽Hard?mask(硬掩膜)窗口，對所述Hard?mask窗口進行等離子方式的溝槽刻蝕，形成硅體內的多個平行溝槽。對所述的溝槽內，通過外延方式成長第二類型的外延柱區【3】，將第二類型摻雜的阱區【7】隔離。