[發明專利]峰值電壓檢測電路

無效

• 申請號: 201310390314.2
• 申請日: 2013-08-30
• 公開（公告）號: CN103472288A
• 公開（公告）日: 2013-12-25
• 發明（設計）人: 曾蕙明;魏廷存;高武;王佳;胡永才
• 申請（專利權）人: 西北工業大學
• 主分類號: G01R19/04
• 分類號: G01R19/04
• 代理公司: 西北工業大學專利中心 61204
• 代理人: 顧潮琪

技術領域

本發明涉及一種峰值電壓檢測電路。

背景技術

參照圖7。文獻“Ming?Zhang,Nicolas?Llaser,Herve?Mathias,Design?and?analysis?of?switched-capacitor-based?peak?detector[C],Circuit?and?System(ISCAS),pp.1001-1004,2011”公開了一種開關電容峰值檢測電路。在該電路中，輸入信號Vin經過開關S1和電容C1后產生輸入信號的延遲信號Vh，將輸入信號Vin和延遲信號Vh輸入比較器進行比較，比較器輸出信號Vo變為高電平時控制開關S2對延遲信號Vh進行采樣，使得電容C2上的電壓跟蹤輸入信號，最終輸出峰值電壓Vout。此峰值檢測電路的缺點是：1）峰值電壓檢測誤差大，約為5%～18%，探測精度82%～95%；2）未考慮電路中噪聲對比較器動作的影響。從圖8中可以看出，若噪聲作用在延遲信號Vh上則會產生毛刺信號，尤其當毛刺信號出現在峰值附近時，比較器輸出多個高電平，導致無法獲取準確的峰值電壓。

發明內容

為了克服現有峰值電壓檢測電路精度低的不足，本發明提供一種峰值電壓檢測電路。該電路由可控延時單元、遲滯比較器、傳輸門開關和保持電容組成。其中，可控延時單元由電阻R和電容C實現；傳輸門開關由NMOS管和PMOS管并聯實現。輸入信號經可控延時單元延時后得到延時信號，延時信號輸入到遲滯比較器的負向輸入端并同時接到傳輸門開關的輸入端。遲滯比較器的正向輸入端與輸入信號相連，遲滯比較器的正向輸出端連接NMOS管的柵極，遲滯比較器的負向輸出端連接PMOS管的柵極，傳輸門開關的輸出連接在保持電容上，保持電容上的輸出電壓即為峰值輸出電壓。由于增加了遲滯比較器，不僅可獲取精確的峰值電壓檢測時刻，并且能夠消除噪聲和毛刺的影響，可有效提高峰值電壓的檢測精度；利用由無源RC電路實現的可控延時單元，可精確控制和調節輸入信號的延時大小，以精確匹配遲滯比較器的遲滯電壓。

本發明解決其技術問題所采用的技術方案是：一種峰值電壓檢測電路，包括比較器和保持電容，其特點是還包括可控延時單元和傳輸門開關。所述比較器是遲滯比較器。輸入信號V_in經可控延時單元延時后得到延時信號V_d，延時信號V_d輸入到遲滯比較器的負向輸入端并同時接到傳輸門開關S_n和S_p的輸入端。遲滯比較器的正向輸入端與輸入信號V_in相連，遲滯比較器的正向輸出端和負向輸出端的輸出信號V_n和V_p分別控制傳輸門開關S_n和S_p的閉合與關斷，開關閉合時，保持電容C_h兩端電壓V_out跟隨延時信號V_d變化，開關關斷時，輸出電壓V_out被保持。傳輸門開關S_n和S_p的輸出連接在保持電容C_h的一端，保持電容C_h的另一端接地，保持電容C_h上的輸出電壓是峰值輸出電壓。

所述可控延時單元由RC無源電路實現，調節電阻R或電容C，實現延時調節。

所述傳輸門開關由NMOS管和PMOS管并聯實現。遲滯比較器的正向輸出端連接NMOS管M1的柵極，遲滯比較器的負向輸出端連接PMOS管M2的柵極。

本發明的有益效果是：該電路由可控延時單元、遲滯比較器、傳輸門開關和保持電容組成。其中，可控延時單元由電阻R和電容C實現；傳輸門開關由NMOS管和PMOS管并聯實現。輸入信號經可控延時單元延時后得到延時信號，延時信號輸入到遲滯比較器的負向輸入端并同時接到傳輸門開關的輸入端。遲滯比較器的正向輸入端與輸入信號相連，遲滯比較器的正向輸出端連接NMOS管的柵極，遲滯比較器的負向輸出端連接PMOS管的柵極，傳輸門開關的輸出連接在保持電容上，保持電容上的輸出電壓即為峰值輸出電壓。由于增加了遲滯比較器，不僅可獲取精確的峰值電壓檢測時刻，并且能夠消除噪聲和毛刺的影響，可有效提高峰值電壓的檢測精度；利用由無源RC電路實現的可控延時單元，可精確控制和調節輸入信號的延時大小，以精確匹配遲滯比較器的遲滯電壓。峰值電壓檢測誤差由背景技術的5%～18%減小到<1%，探測精度由背景技術的82%～95%提高到到99%以上。

下面結合附圖和實施例對本發明作詳細說明。