[發明專利]基于標準CMOS工藝的不含無源元件的帶隙基準電壓源結構

有效

• 申請號: 201310389176.6
• 申請日: 2013-08-30
• 公開（公告）號: CN103440013A
• 公開（公告）日: 2013-12-11
• 發明（設計）人: 孫業超;黃卓磊;王瑋冰
• 申請（專利權）人: 江蘇物聯網研究發展中心
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 無錫市大為專利商標事務所 32104
• 代理人: 曹祖良

1.基于標準CMOS工藝的不含無源元件的帶隙基準電壓源結構，包括啟動電路、運放電路和帶隙核心電路，其特征是：所述啟動電路的輸出偏置端連接到運放電路和帶隙核心電路，啟動電路提供穩定的電壓偏置點使后續連接的運放電路和帶隙核心電路工作在合適的靜態工作點從而啟動整個帶隙基準電壓源電路；

所述運放電路包括：由PMOS管P8、PMOS管P9、PMOS管P10、PMOS管P11構成的電流鏡，PMOS管P8和PMOS管P9共柵極，連接啟動電路的第一輸出偏置端，PMOS管P10和PMOS管P11共柵極，連接啟動電路的第二輸出偏置端，PMOS管P8漏極接PMOS管P10源極，PMOS管P9漏極接PMOS管P11源極，PMOS管P10漏極接NMOS管N4漏極和NMOS管N6柵極，PMOS管P11漏極接NMOS管N5漏極、NMOS管N7柵極、PMOS管P13柵極、PMOS管P12漏極、PMOS管P12源極、NMOS管N3柵極，PMOS管P13源極漏極相連并連接PMOS管P12柵極、NMOS管N3漏極、PMOS管P22漏極、PMOS管P22柵極，PMOS管P22源極接PMOS管P21漏極，PMOS管P21柵極接啟動電路的第一輸出偏置端，NMOS管N4源極接NMOS管N6漏極，NMOS管N5源極接NMOS管N7漏極；

所述帶隙核心電路包括：PNP管T14發射極與運放電路的NMOS管N4柵極連接，等效電阻NMOS管N16漏極與運放電路的NMOS管N5柵極連接，等效電阻NMOS管N16柵極與電流鏡NMOS管N17柵極連接，等效電阻NMOS管N16源極與PNP管T15發射極、電流鏡NMOS管N17源極、電流調節NMOS管N18漏極連接，電流鏡NMOS管N17柵極漏極相連，電流調節NMOS管N18柵極漏極相連；NMOS管N16漏極接PMOS管P26漏極，PMOS管P26源極接PMOS管P24漏極，PNP管T14發射極接PMOS管P25漏極，PMOS管P25漏極接PMOS管P23漏極，NMOS管N17漏極接PMOS管P20漏極，PMOS管P20源極接PMOS管P19漏極，所述PMOS管P19柵極、PMOS管P23柵極、PMOS管P24柵極接啟動電路的第一輸出偏置端，PMOS管P20柵極、PMOS管P25柵極、PMOS管P26柵極接NMOS管N3漏極，PMOS管P23、PMOS管P24、PMOS管P25、PMOS管P26構成電流鏡；PMOS管P20漏極輸出穩定的基準電壓；所述NMOS管N16在線性區工作，PMOS管P12、PMOS管P13組成米勒補償結構；

所述PNP管T14的基極和集電極、PNP管T15的基極和集電極、NMOS管N18源極、NMOS管N3源極、NMOS管N6源極、NMOS管N7源極均接地，PMOS管P8源極、PMOS管P9源極、PMOS管P21源極、PMOS管P23源極、PMOS管P24源極、PMOS管P19源極均接電源。

2.如權利要求1所述基于標準CMOS工藝的不含無源元件的帶隙基準電壓源結構，其特征是，所述PMOS管P20漏極與地之間存在一個支路，串聯至少三個MOS管。

3.如權利要求2所述基于標準CMOS工藝的不含無源元件的帶隙基準電壓源結構，其特征是，所串聯的MOS管均為二極管連接形式，采用完全相同的PMOS管串聯得到等分電壓，或混合安排NMOS管和PMOS管的連接次序、數目以及管子參數，得到指定參考電壓輸出。

4.如權利要求2所述基于標準CMOS工藝的不含無源元件的帶隙基準電壓源結構，其特征是，所串聯的MOS管工作在亞閾值甚至是關斷狀態。

5.如權利要求1所述基于標準CMOS工藝的不含無源元件的帶隙基準電壓源結構，其特征是，所述NMOS管N4和NMOS管N5是運放電路的輸入對管，采用工作在亞閾值區的NMOS管以減小過驅動電壓來減小失調；所述由PMOS管P8、PMOS管P9、PMOS管P10、PMOS管P11構成的電流鏡中，四個管子都工作在飽和區，且過驅動電壓設計到400mV~600mV，用于減小失調。

6.如權利要求1所述基于標準CMOS工藝的不含無源元件的帶隙基準電壓源結構，其特征是，所述NMOS管N6和NMOS管N7為尾電流分立對管，采用寬擺幅偏置電路的連接方式形成電壓共模反饋結構。