[發明專利]半導體結構及其形成方法

有效

• 申請號: 201310382881.3
• 申請日: 2013-08-28
• 公開（公告）號: CN104425344B
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 洪中山;蒲賢勇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/761;H01L21/336;H01L29/06;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

1.一種半導體結構的形成方法，其特征在于，包括：

提供P型襯底，所述P型襯底中形成有N型掩埋隔離區；

在所述P型襯底上形成P型外延層，所述P型外延層包括第一區域和第二區域，第一區域位于N型掩埋隔離區上方，第二區域環繞所述第一區域；

在所述P型外延層的第一區域形成LDMOS晶體管，所述LDMOS晶體管包括：位于P型外延層的第一區域內的N型漂移區；位于N型漂移區中的第一淺溝槽隔離結構；位于P型外延層的第一區域上的柵極結構，柵極結構覆蓋P型外延層、第一淺溝槽隔離結構、P型外延層和第一淺溝槽隔離結構之間的N型漂移區；位于柵極結構的一側的P型外延層內的源區；位于柵極結構的另一側的N型漂移區內的漏區；

形成覆蓋所述P型外延層表面和LDMOS晶體管的介質層，介質層的表面高于LDMOS晶體管的柵極結構頂部表面；

刻蝕P型外延層的第二區域上的介質層和P型外延層的第二區域，形成環形溝槽，環形溝槽環繞P型外延層的第一區域，且所述環形溝槽底部暴露出N型掩埋隔離區表面，通過環形導電插塞向N型掩埋隔離區施加正電壓，使得N型掩埋隔離區和P型襯底之間的PN結反偏，實現LDMOS晶體管與P型襯底之間的縱向隔離；

在所述環形溝槽的兩側側壁表面形成隔離層；

刻蝕P型外延層的第一區域上的介質層，在介質層中形成暴露柵極結構頂部表面的第一通孔、以及暴露源區或漏區表面的第二通孔；

在所述環形溝槽中填充滿金屬，形成環形導電插塞，環形導電插塞的底部與N型掩埋隔離區相接觸，在第一通孔和第二通孔中填充滿金屬，形成第一插塞和第二插塞。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，所述隔離層厚度為500～3000埃。

3.如權利要求1所述的半導體結構的形成方法，其特征在于，所述隔離層的材料為SiO₂、SiN、SiON、SiCN、SiC中的一種或幾種。

4.如權利要求1所述的半導體結構的形成方法，其特征在于，所述金屬的材料為W、Al、Cu、Ti、Ag、Au、Pt、Ni中的一種或幾種。

5.如權利要求1所述的半導體結構的形成方法，其特征在于，在第一通孔、第二通孔和環形溝槽中填充滿金屬之前，在所述第一通孔和第二通孔的側壁以及環形溝槽中隔離層表面形成擴散阻擋層。

6.如權利要求5所述的半導體結構的形成方法，其特征在于，所述擴散阻擋層的材料為Ti、Ta、TiN、TaN中的一種或幾種。

7.如權利要求1所述的半導體結構的形成方法，其特征在于，所述環形溝槽的深度為3～6微米，環形溝槽的寬度為0.6～1.2微米。

8.如權利要求1所述的半導體結構的形成方法，其特征在于，所述環形溝槽部分位于N型掩埋隔離區中。

9.如權利要求8所述的半導體結構的形成方法，其特征在于，位于N型掩埋隔離區中的部分環形溝槽的深度為0.5～1微米。

10.如權利要求1所述的半導體結構的形成方法，其特征在于，所述N型掩埋隔離區的形成工藝為離子注入，N型掩埋隔離區中N型雜質離子的濃度為1E18atom/cm³～2E21atom/cm³。

11.如權利要求1所述的半導體結構的形成方法，其特征在于，所述P型外延層的第二區域還形成有第二淺溝槽隔離結構，所述環形溝槽貫穿第二淺溝槽隔離結構。