[發(fā)明專利]雙功函數(shù)半導(dǎo)體裝置及其制造方法

在審

• 申請?zhí)枺?/td>: 201310382195.6
• 申請日: 2008-10-24
• 公開（公告）號: CN103700630A
• 公開（公告）日: 2014-04-02
• 發(fā)明（設(shè)計）人: 趙學(xué)柱;張世勛
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司;跨大學(xué)校際微電子卓越研究中心;三星電子股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/8238;H01L27/088;H01L27/092
• 代理公司: 隆天國際知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 李玉鎖;張浴月

本申請是申請?zhí)枮?00810175015.6、申請日為2008年10月24日、發(fā)明名稱為“雙功函數(shù)半導(dǎo)體裝置及其制造方法”的發(fā)明專利申請的分案申請。

技術(shù)領(lǐng)域

本發(fā)明涉及雙功函數(shù)裝置及其制造方法，尤其涉及一種互補式金屬氧化物半導(dǎo)體(complementary?metal-oxide-semiconductor；CMOS)結(jié)構(gòu)及其制造方法，上述互補式金屬氧化物半導(dǎo)體結(jié)構(gòu)具有一柵極堆疊結(jié)構(gòu)，上述柵極堆疊結(jié)構(gòu)具有一介電材料與一金屬柵極材料。

背景技術(shù)

縮減金屬氧化物半導(dǎo)體場效晶體管(metal-oxide-semiconductor?field?effect?transistor；MOSFET)裝置的尺寸以改善其性能，會隨著二氧化硅柵介電質(zhì)的變薄而發(fā)生較高的柵極漏電流。為了解決此一問題，則以高介電常數(shù)(k值)材料(k值大于二氧化硅的介電常數(shù))來取代二氧化硅柵介電質(zhì)。

隨著高介電常數(shù)材料的引進，在多晶硅電極與上述高介電常數(shù)材料之間的界面發(fā)了新的問題，例如費米能階釘扎效應(yīng)(Fermi?level?pinning?effect)，其造成金屬氧化物半導(dǎo)體場效晶體管裝置中的高臨界電壓(threshold?voltage)。

在上述金屬氧化物半導(dǎo)體場效晶體管裝置中，柵極需要一臨界電壓而使溝道區(qū)導(dǎo)通。互補式金屬氧化物半導(dǎo)體工藝是制造出N溝道與P溝道(NMOS與PMOS)晶體管。而臨界電壓是受到功函數(shù)差(work?function?difference)的影響。

功函數(shù)是能量，其單位為電子伏特(eV)，是指一材料表面的原子中的電子是位于費米能階時，將該電子從原子移至真空所需的能量。上述柵極與上述溝道區(qū)之間的功函數(shù)差，在本質(zhì)上是最接近上述溝道區(qū)的柵極材料的功函數(shù)與上述溝道區(qū)的材料的功函數(shù)之間的算術(shù)差(arithmetic?difference)。

為了確立上述臨界電壓值，PMOS、NMOS柵極材料與其分別對應(yīng)的溝道區(qū)之間的功函數(shù)差，是經(jīng)由溝道區(qū)工藝與柵極工藝，而各自獨立地確立。

對于費米能階釘扎效應(yīng)的一公知的解決方案，是使用金屬柵極。然而，已證實難以識別相容于傳統(tǒng)的CMOS制造工藝的能帶邊緣(band?edge)金屬(具有N型或P型功函數(shù)的金屬)。

另外，可使用搭配單一或雙介電質(zhì)的雙金屬柵極來制造CMOS。在任一種情況中，需要選擇性地移除其中一個金屬柵極，并增加工藝復(fù)雜度與成本。還有，朝向下方的柵介電質(zhì)來選擇性地移除上述金屬柵極，會造成在移除金屬柵極的過程中無可避免地對上述柵介電質(zhì)造成損傷的風險、或是需要額外的柵介電質(zhì)的移除與再沉積的步驟而增加工藝復(fù)雜度。

發(fā)明內(nèi)容

本發(fā)明的一目的是提供一雙功函數(shù)半導(dǎo)體裝置的制造方法，以解決前述公知技術(shù)中的至少一個問題，并同時使工藝方便又具可靠度。

一發(fā)明的技術(shù)方案是關(guān)于簡化的雙功函數(shù)半導(dǎo)體裝置的制造方法及裝置本身，其始于一單一金屬柵極。

另一發(fā)明的技術(shù)方案是關(guān)于簡化的雙功函數(shù)半導(dǎo)體裝置的制造方法及裝置本身，其克服公知的方法與裝置本身的至少一個問題。

又一發(fā)明的技術(shù)方案是關(guān)于簡化的雙功函數(shù)半導(dǎo)體裝置及裝置本身，其具有優(yōu)良的性能。

本發(fā)明是提供一種雙功函數(shù)半導(dǎo)體裝置的制造方法，上述雙功函數(shù)半導(dǎo)體裝置具有一襯底與具有一沉積當時的初始(as-deposited)功函數(shù)的一柵極堆疊結(jié)構(gòu)，上述雙功函數(shù)半導(dǎo)體裝置的制造方法包含：形成一柵介電層于一襯底的一第一區(qū)與一第二區(qū)上、形成一介電頂蓋層于上述柵介電層上、與形成一金屬柵極于上述介電頂蓋層上，借此而形成一金屬-介電質(zhì)界面；以及選擇性地將多個元素至少引入上述介電頂蓋層位于上述第二區(qū)上的一部分，上述部分鄰接于上述金屬-介電質(zhì)界面，選擇上述元素以修改剛沉積的上述柵極堆疊結(jié)構(gòu)的功函數(shù)，并同時圖形化上述第一區(qū)與上述第二區(qū)上的上述柵極堆疊結(jié)構(gòu)。

在上述的雙功函數(shù)半導(dǎo)體裝置的制造方法中，選擇性地將多個元素引入上述介電頂蓋層位于上述第二區(qū)上的至少一部分，包含執(zhí)行一離子注入或等離子體注入的步驟，將一或多個元素注入上述第二區(qū)上的上述金屬柵極與上述介電頂蓋層，此時上述第一區(qū)是受到一掩模層的保護。