[發明專利]一種擴展頻譜控制的鎖相環電路和方法

在審

• 申請號: 201310381769.8
• 申請日: 2013-08-28
• 公開（公告）號: CN104426541A
• 公開（公告）日: 2015-03-18
• 發明（設計）人: 麥日鋒;劉明
• 申請（專利權）人: 京微雅格（北京）科技有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099
• 代理公司: 北京億騰知識產權代理事務所 11309
• 代理人: 陳霽

技術領域

本發明涉及鎖相環PLL電路，具體地說涉及擴展頻譜控制的鎖相環電路。

背景技術

近年來，隨著SoC（系統級芯片）的高速化，大規模集成電路和數字家電產品的電磁干擾的問題日益嚴重。擴展頻譜控制的鎖相環（SS-PLL）是一種降低電磁干擾的有效手段，它通過對集成電路中的基準時鐘信號的頻率進行微調，從而將輸出時鐘信號的頻譜擴展來降低電磁干擾。

圖1是一種現有技術的擴頻鎖相環SS-PLL的框圖。該擴頻鎖相環除包括相位頻率檢測器（Phase-frequency?detector，簡稱PFD）、第一電流泵（charge?pump，簡稱CP）、低通濾波器（low?pass?filter，簡稱LPF）和壓控振蕩器（Voltage?Controlled?Oscillator，簡稱VCO）外，還包括第二電流泵。該第二電流泵工作頻率比第一電流泵的工作頻率低。第二電流泵的充放電電流通過低通濾波器疊加到來自第一電流泵的充放電電流上，從而調制施加在VCO的輸入端上的電壓，進而調制輸出時鐘信號的頻率。然而，該方案要求低通濾波器滿足R1*C1=R2*C2。尤為重要的是，由于PFD的輸入信號之一也包含了調制信號的成分，PLL在非擴頻模式下的帶寬必須足夠小以濾除調制信號所產生的這一反饋分量。

圖2示意了另一種現有技術的擴頻鎖相環的框圖。該擴頻鎖相環（利用對其中的分頻器進行調制。該方案雖然取得不錯的效果，但是結構較為復雜。

發明內容

本發明實施例在第一方面提供一種鎖相環電路。該鎖相環電路包括：開關電容電路，開關電容電路產生調制波形，該調制波形以電流形式注入鎖相環電路，使得鎖相環輸出頻率被調制。

優選地，鎖相環電路包括擴頻時鐘發生器，所述開關電容電路位于擴頻時鐘發生器中，擴頻時鐘發生器還具有第一電流源和第二電流源，擴頻時鐘發生器以低于反饋時鐘信號的頻率周期性交替選擇分別與第一電流源和第二電流源相應的信號，開關電容電路對選擇出的信號作低通濾波，所述低通濾波后的信號為調制波形。

優選地，鎖相環電路包括擴頻時鐘發生器，所述開關電容電路位于擴頻時鐘發生器中，擴頻時鐘發生器還具有第一電流源、第二電流源和放大器，第二電流源、放大器和一個第三電容連接成積分器；擴頻時鐘發生器以低于反饋時鐘信號的頻率周期性交替選擇分別與第一電流源和第二電流源相應的信號，作為積分器的正負輸入信號；積分器的輸出信號為調制波形。

優選地，擴頻時鐘發生器包括第三電流源，擴頻時鐘發生器將調制波形與第三電流源的電流比較得到差信號，環路濾波器電路將該差信號調制到控制電壓。進一步優選地，擴頻時鐘發生器包括晶體管，其柵極接收低通濾波后的信號，漏極接收第三電流源的電流。

優選地，調制波形是三角波。

優選地，擴頻鎖相環電路包括：電荷泵電路，根據所述鎖相環電路的輸出時鐘信號的反饋時鐘信號和基準時鐘信號的相位差來切換充放電電流的釋放和吸入；環路濾波器電路，具有濾波電容，該濾波電容由充放電電流進行充放電并生成控制電壓；壓控振蕩器，以與所述控制電壓相應的頻率進行振蕩。

本發明實施例在第二方面提供一種鎖相環電路的擴頻方法，該方法包括：開關電容電路產生調制波形；該調制波形以電流形式注入鎖相環電路，使得鎖相環輸出頻率被調制。

與現有技術的擴頻鎖相環相比，本發明實施例的擴頻鎖相環結構簡單，功率消耗低，硅開銷低，并且在擴頻比和調制頻率兩方面均具有靈活性。

附圖說明

下面通過附圖和實施例，對本發明的技術方案做進一步的詳細描述。

圖1是一種現有技術的擴頻鎖相環SS-PLL的框圖；

圖2示意了另一種現有技術的擴頻鎖相環的框圖；

圖3示意了根據本發明實施例的擴頻鎖相環PLL電路；

圖4示意了鎖相環的各種電壓、頻率波形圖；

圖5是擴展頻譜和開關電容調制的關系示意圖；

圖6示意了根據本發明另一實施例的擴頻鎖相環PLL電路。

具體實施方式

本發明實施例提供一種基于開關電容電路的擴頻鎖相環電路架構。該開關電容電路產生調制波形，比如三角波，該調制波形以電流形式注入鎖相環電路，使得鎖相環輸出頻率被調制。因此，鎖相環輸出時鐘的頻譜得以擴展。