[發明專利]在STI溝槽中形成半導體材料的方法有效
| 申請號: | 201310381600.2 | 申請日: | 2013-08-28 |
| 公開(公告)號: | CN104051267B | 公開(公告)日: | 2017-03-01 |
| 發明(設計)人: | 馬丁·克里斯多夫·霍蘭德;喬治斯·威廉提斯 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/324;H01L21/20 |
| 代理公司: | 北京德恒律治知識產權代理有限公司11409 | 代理人: | 章社杲,孫征 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | sti 溝槽 形成 半導體材料 方法 | ||
相關申請的交叉引用
本申請要求于2013年3月13日提交的題目為“Methods?for?Forming?Semiconductor?Materials?in?STI?Trenches”的美國臨時專利申請第61/780,068號的優先權,其全部內容結合于此作為參考。
技術領域
本發明涉及半導體領域,更具體地,涉及在STI溝槽中形成半導體材料的方法。
背景技術
金屬氧化物半導體(MOS)晶體管的速度與MOS晶體管的驅動電流密切相關,而驅動電流又與電荷的遷移率密切相關。例如,當其溝道區域中的電子遷移率高時,NMOS晶體管具有高驅動電流,而當其溝道區域中的空穴遷移率高時,PMOS晶體管具有高驅動電流。
由于其具有高電子遷移率,III族和V族元素的化合物半導體材料(已知為III-V族元素化合物半導體)是形成晶體管的良好備選材料。因此,已經開發出基于III-V族元素化合物半導體而形成的晶體管。但是,由于很難獲得塊狀III-V族元素的晶體,因此III-V族元素化合物半導體薄膜需在其他襯底上生長。由于襯底的晶格常數與熱膨脹系數與III-V族元素化合物半導體不同,所以在不同的襯底上生長III-V族元素化合物半導體薄膜面臨著困難。各種方法已用于形成不會出現嚴重缺陷的高質量的III-V族元素化合物半導體。例如,從位于淺溝槽隔離區之間的溝槽處生長III-V族元素化合物半導體以減少穿透位錯(threading?dislocation)的數目。
典型地從溝槽處形成III-V族元素化合物半導體的步驟包括外延生長,然后進行化學機械拋光(CMP)以去除位于淺溝槽隔離區域上方的多余的III-V族元素化合物半導體。通過形成III-V族元素化合物半導體,可以消除一些缺陷。但是,消除的缺陷是非垂直生長的缺陷。因此,隨著III-V族元素化合物半導體的生長,缺陷也在生長,從而延伸至并且受到STI區的側壁的阻擋。這些缺陷包括堆垛層錯(stacking?fault)及穿透位錯。但是,諸如反相域缺陷(anti-phase?domain?defect)的其他類型的缺陷可以垂直生長,因此不受淺溝槽隔離區的阻擋。這些缺陷不能通過再生長工藝來消除。反相域缺陷是在化合物半導體生長時產生的缺陷。如果諸如硅或鍺的單一元素半導體進行生長,則不會出現反相域缺陷。
發明內容
根據本發明的一個方面,提供了一種方法,包括:在包括作為工藝氣體的氫氣(H2)和氯化氫(HCl)的環境中對硅區域進行退火;以及在退火步驟之后,從硅區域的表面處生長半導體區域。
優選地,在溫度介于約700℃和約725℃之間的條件下實施退火,并且在退火期間,將硅區域的單臺階表面轉變為雙臺階表面。
優選地,實施退火的時間介于約1分鐘和約10分鐘之間。
優選地,該方法還包括:在硅襯底中形成淺溝槽隔離(STI)區;以及使位于STI區的兩部分之間的硅襯底的一部分凹進以形成凹槽,其中,將硅區域的表面暴露于凹槽,并且從凹槽處生長半導體區域。
優選地,該方法還包括:使STI區凹進,其中,半導體區域位于STI區的保留部分的頂面上方的部分形成半導體鰭;在半導體鰭的側壁和頂面上形成柵極介電質;以及在柵極介電質上方形成柵電極,其中,柵極介電質和柵電極形成鰭式場效應晶體管(FinFET)的一部分。
優選地,在退火期間,HCl的流速介于約5sccm和約200sccm之間。
優選地,在退火期間,H2的流速介于約500sccm和約20000sccm之間。
根據本發明的另一個方面,提供了一種方法,包括:在低于約870℃的溫度下對包括硅區域的晶圓進行退火,其中,在退火步驟之前,硅區域包括具有單臺階的表面,并且通過退火步驟使單臺階轉變為雙臺階;以及在退火步驟之后,從硅區域的表面處生長化合物半導體區域。
優選地,在包括作為工藝氣體的氫氣(H2)和氯化氫(HCl)的環境中實施退火。
優選地,在溫度介于約700℃和約725℃之間的條件下實施退火。
優選地,實施退火的時間介于約1分鐘和約10分鐘之間。
優選地,該方法還包括:在退火步驟之前,在晶圓的硅襯底中形成淺溝槽隔離(STI)區;以及使硅襯底位于STI區的兩部分之間的部分凹進以形成凹槽,其中,硅區域的表面暴露于凹槽,并且從凹槽處生長化合物半導體區域。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310381600.2/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





