[發(fā)明專利]半導體器件以及形成半導體器件的方法

有效

• 申請?zhí)枺?/td>: 201310381537.2
• 申請日: 2013-08-28
• 公開（公告）號: CN104218083B
• 公開（公告）日: 2017-09-08
• 發(fā)明（設計）人: 讓-皮埃爾·科林格;江國誠;張廣興;吳志強;王志豪;卡洛斯·H.·迪亞茲
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京德恒律治知識產(chǎn)權代理有限公司11409
• 代理人: 章社杲,孫征

1.一種半導體器件，包括：

襯底；以及

鰭式場效應晶體管(FinFET)，包括：

位于所述襯底之上的半導體層，所述半導體層形成所述FinFET的溝道；

位于所述襯底之上的第一硅鍺氧化物層，所述第一硅鍺氧化物層具有第一鍺百分比；

位于所述第一硅鍺氧化物層之上的第二硅鍺氧化物層，所述第二硅鍺氧化物層具有高于所述第一鍺百分比的第二鍺百分比；

位于所述半導體層的側(cè)壁和頂面上的柵極介電層；和

位于所述柵極介電層之上的柵電極。

2.根據(jù)權利要求1所述的半導體器件，其中，所述第一硅鍺氧化物層具有第一寬度，并且所述第二硅鍺氧化物層具有小于所述第一寬度的第二寬度。

3.根據(jù)權利要求1所述的半導體器件，其中，所述柵極介電層包括位于所述半導體層的底面下方并與所述半導體層的底面相接觸的部分。

4.根據(jù)權利要求1所述的半導體器件，其中，所述第一硅鍺氧化物層的寬度和所述第二硅鍺氧化物層的寬度大于對應的所述半導體層的寬度，其中所述第一硅鍺氧化物層的寬度、所述第二硅鍺氧化物層的寬度和所述半導體層的寬度沿著所述FinFET的溝道寬度方向進行測量。

5.根據(jù)權利要求4所述的半導體器件，其中，所述第一硅鍺氧化物層的邊緣、所述第二硅鍺氧化物層的邊緣和所述半導體層的邊緣是直的且垂直的。

6.根據(jù)權利要求1所述的半導體器件，其中，所述柵極介電層在所述第一硅鍺氧化物層的側(cè)壁上和所述第二硅鍺氧化物層的側(cè)壁上延伸。

7.根據(jù)權利要求1所述的半導體器件，其中，所述半導體層包含硅并不含鍺。

8.一種半導體器件，包括：

襯底；以及

鰭式場效應晶體管(FinFET)，包括：

位于所述襯底之上的第一硅鍺氧化物層，所述第一硅鍺氧化物層具有第一鍺百分比，并且所述第一硅鍺氧化物層具有第一寬度；

位于所述第一硅鍺氧化物層之上的第二硅鍺氧化物層，所述第二硅鍺氧化物層具有高于所述第一鍺百分比的第二鍺百分比，并且所述第二硅鍺氧化物層具有小于所述第一寬度的第二寬度，所述第一寬度和所述第二寬度均沿著所述FinFET的溝道寬度方向進行測量；

位于所述第二硅鍺氧化物層之上的硅層，所述硅層形成所述FinFET的溝道；

位于所述硅層的側(cè)壁和頂面上的柵極介電層；和

位于所述柵極介電層之上的柵電極。

9.根據(jù)權利要求8所述的半導體器件，其中，所述硅層包括位于所述硅層的相對側(cè)的第一邊緣，所述第一硅鍺氧化物層包括位于所述第一硅鍺氧化物層的相對側(cè)的第二邊緣，并且所述第二邊緣相對于所述第一邊緣朝向所述硅層的中心線凹陷。

10.根據(jù)權利要求8所述的半導體器件，還包括：延伸到所述襯底中的淺溝道隔離(STI)區(qū)域，其中，所述第二硅鍺氧化物層包括：

位于所述STI區(qū)域的頂面之上的第一部分；以及

位于所述STI區(qū)域的相對部分之間并低于所述STI區(qū)域的頂面的第二部分。

11.根據(jù)權利要求10所述的半導體器件，其中，所述第二硅鍺氧化物層的第二部分的寬度小于所述第二硅鍺氧化物層的第一部分的寬度。

12.根據(jù)權利要求8所述的半導體器件，其中，所述柵極介電層包括位于所述硅層的底面下方并與所述硅層的底面相接觸的部分。

13.根據(jù)權利要求8所述的半導體器件，其中，所述柵極介電層在所述第一硅鍺氧化物層的側(cè)壁和所述第二硅鍺氧化物層的側(cè)壁上延伸。

14.根據(jù)權利要求8所述的半導體器件，其中，所述硅層不含鍺。