[發明專利]一種鑒頻鑒相器

有效

• 申請號: 201310381378.6
• 申請日: 2013-08-28
• 公開（公告）號: CN103441759A
• 公開（公告）日: 2013-12-11
• 發明（設計）人: 羅萍;陳靜波;甘武兵;甄少偉;賀雅娟
• 申請（專利權）人: 電子科技大學
• 主分類號: H03L7/085
• 分類號: H03L7/085
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

技術領域

本發明涉及電子電路技術，具體的說是涉及一種用于二分法校準延遲線的鑒頻鑒相器結構。

背景技術

延遲線電路廣泛應用于多相位信號產生電路中，眾所周知，延遲線的延時特性受工藝偏差的影響較大，而非線性單調的延遲線結構將導致電路系統出現預想不到的問題，比如在數字直流開關電源中，低線性度的混合型數字脈寬調制器(HDPWM)將導致環路產生極限環現象，使最終輸出不穩定。所以得到一個單調，線性的延遲線電路結構就成了研究的重點。

目前較普遍的方法就是利用延遲鎖相環(DLL)來校準使整條延遲線的延時長度等于一個時鐘周期，但該結構忽視了對構成延遲線結構中每個延遲單元的校準，只有保證了每個延遲單元的延時相等才能保證該款DPWM具有很高的線性度。

附圖1所示為帶二分校準算法的延遲線電路結構，由二分校準算法電路I1，鑒頻鑒相器電路I2和延遲線電路I3三部分組成。參考信號clk輸入I3產生多相位的信號，并根據二分校準算法的步驟選取適合的信號clk_a和clk_b輸入I2進行鑒相，I2的輸出updn和stop用于控制I1的輸出控制碼code，該輸出信號反饋回I3，校準I3使其達到所要求的總延時長度及延遲線性度等指標。二分校準算法工作原理如下：第一步，先進行整條延時線的校準，保證整條延時線的延時時間滿足指標要求；第二步，將整條延時線D0，D1，......DN-1，DN從中間斷開，分別向兩條延時線的起始端D0和D(N+1)/2輸入標準時鐘信號clk，然后再將輸出信號D(n-1)/2和Dn采樣至數字PFD進行鑒相，通過調節寄存器模塊中的值來保證兩條延時線的延時差在誤差允許范圍之內。第三步，按照上述原理保證D0，D1，……D14，D(N-1)/2這部分延時線的延時時間二分，依次類推，直到Dk與Dk+1間的延時差在誤差允許范圍之內為止。在該方法中涉及到使用鑒頻鑒相器（PFD）來鑒定兩部分延遲線延時長度相等的問題以及系統何時跳轉到下一校準階段的問題，以上兩個問題成為了該算法能否成功實施的關鍵。故本發明就旨在設計一款新型的PFD來解決以上問題。

發明內容

本發明所要解決的技術問題，就是針對上述問題，提供一種鑒頻鑒相器，其特征在于，包括相位檢測模塊、停止鑒相標志位產生模塊、相位超前或滯后標志位產生模塊；所述相位檢測模塊的第一輸入端連接第一路待鑒相信號、第二輸入端連接第二路待鑒相信號、第三輸入端連接復位信號、第一輸出端連接停止鑒相標志位產生模塊的輸入端、第二輸出端和第三輸出端連接相位超前或滯后標志位產生模塊的輸入端；其中，相位檢測模塊對輸入的第一路待鑒相信號和第二路待鑒相信號進行處理，第一輸出端輸出兩路待鑒相信號的相位差信號到停止鑒相標志位產生模塊；停止鑒相標志位產生模塊輸出停止鑒相脈沖信號，所述停止鑒相脈沖信號用于校準算法當前的步數，具體方法為對停止鑒相脈沖信號進行計數；相位超前或滯后標志位產生模塊用于產生一個標志位，所述標志位用于表示輸入的第一路待鑒相信號和第二路待鑒相信號的信號相位之間的關系。

本發明總的技術方案，通過將第一路待鑒相信號clk_a和第二路待鑒相信號clk_b送給相位檢測模塊，該相位檢測模塊采用傳統的鑒頻鑒相器結構，包括兩個觸發器，一個與非門，一個延遲模塊以及一個異或門等標準邏輯單元，與非門的輸出信號經過一個延遲模塊后用于觸發器復位，該延遲模塊為一連串延遲線串連而成，異或門產生的相位差信號p送給停止鑒相標志位產生模塊進行處理，再由停止鑒相標志位產生模塊輸出停止鑒相脈沖信號stop，產生stop信號的機制是讓相位差信號p分別通過兩條延時長度不同的延時模塊，再以經過較短延時的信號作為D觸發器的時鐘輸入端。經過較長延時的信號作為D觸發器的數據輸入端，該D觸發器為下降沿觸發，Qn輸出端就能得到一個信號，該信號即為stop信號。通過對stop信號進行計數可以確定校準算法處于第幾步，這樣就能有條不紊的實現二分算法校準的每一步。同時，相位超前或滯后標志位產生模塊用于產生一個標志位，該標志位用來表示輸入的兩個被檢測的信號相位之間的關系。updn=“1”，clk_a相位超前clk_b，即clk_b相位滯后于clk_a；updn=“0”，clk_a相位滯后于clk_b，即clk_b相位超前于clk_a。updn信號將被反饋回二分校準算法模塊用于控制其中的雙向計數器組模塊的計數方向。