[發(fā)明專利]一種數(shù)據(jù)保護方法、裝置及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201310378563.X
• 申請日: 2013-08-27
• 公開（公告）號: CN103544080A
• 公開（公告）日: 2014-01-29
• 發(fā)明（設計）人: 胡愛玲;楊景松
• 申請（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號: G06F11/16
• 分類號: G06F11/16;G06F13/10
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

1.一種數(shù)據(jù)保護方法，應用于數(shù)據(jù)保護系統(tǒng)，其特征在于，包括：

PCH集成南橋芯片接收CPU中央處理器在完成ADR異步內(nèi)存刷新流程后發(fā)送的反饋信息；

所述PCH在接收到所述反饋信息后，向NVDIMM非易失性內(nèi)存條發(fā)送ADR完成信息；其中，所述ADR完成消息用于指示所述NVDIMM進行備電切換和數(shù)據(jù)保護。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述PCH接收CPU在完成ADR流程后發(fā)送的反饋信息之前，還包括：

當CPLD復雜可編程邏輯器件觸發(fā)所述ADR流程后，所述PCH向所述CPU發(fā)送ADR啟動信息，并啟動所述PCH中的計時器；其中，所述ADR啟動信息用于指示所述CPU啟動所述ADR流程。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述方法還包括：

若所述PCH在預設時間內(nèi)未接收到所述反饋信息，則所述PCH判定所述CPU異常，停止所述計時器的計時，并復位所述數(shù)據(jù)保護系統(tǒng)。

4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述PCH在接收到所述反饋信息后，向NVDIMM非易失性內(nèi)存條發(fā)送ADR完成信息包括：

所述PCH在所述預設時間內(nèi)接收到所述反饋信息后，停止所述計時器的計時，并向所述NVDIMM發(fā)送ADR完成信息，以便所述NVDIMM根據(jù)所述ADR完成信息進行備電切換和數(shù)據(jù)保護。

5.一種PCH集成南橋芯片，其特征在于，包括：

接收模塊，用于接收CPU中央處理器在完成ADR異步內(nèi)存刷新流程后發(fā)送的反饋信息；

發(fā)送模塊，用于在所述接收模塊接收到所述反饋信息后，向NVDIMM非易失性內(nèi)存條發(fā)送ADR完成信息；其中，所述ADR完成消息用于指示所述NVDIMM進行備電切換和數(shù)據(jù)保護。

6.根據(jù)權(quán)利要求5所述的PCH，其特征在于：

所述發(fā)送模塊，還用于當CPLD復雜可編程邏輯器件觸發(fā)所述ADR流程后，向所述CPU發(fā)送ADR啟動信息，并啟動計時器；其中，所述ADR啟動信息用于指示所述CPU啟動所述ADR流程。

7.根據(jù)權(quán)利要求6所述的PCH，其特征在于：

處理模塊，用于若所述接收模塊在預設時間內(nèi)未接收到所述反饋信息，則判定所述CPU異常，停止所述計時器的計時，并復位所述數(shù)據(jù)保護系統(tǒng)。

8.根據(jù)權(quán)利要求6所述的PCH，其特征在于：

所述發(fā)送模塊具體用于：當所述接收模塊在所述預設時間內(nèi)接收到所述反饋信息后，停止所述計時器的計時，并向所述NVDIMM發(fā)送ADR完成信息，以便所述NVDIMM根據(jù)所述ADR完成信息進行備電切換和數(shù)據(jù)保護。

9.一種數(shù)據(jù)保護系統(tǒng)，其特征在于，所述數(shù)據(jù)保護系統(tǒng)包括：CPLD復雜可編程邏輯器件、PCH集成南橋芯片、CPU中央處理器及NVDIMM非易失性內(nèi)存條，其中，所述PCH為上述權(quán)利要求5至8所述的任一PCH。